本文介紹了基于0.18μm CMOS工藝的802.11a無線局域網1GHz頻段正交下變頻電路的設計方法,。該設計采用源級退化和電流注入的方法對傳統(tǒng)的吉爾伯特混頻單元進行改進,，實現了高性能下變頻器,。模擬結果表明,，下變頻器的1dB壓縮點為－6.6Bm,，三階截點（IIP3）為3.64dBm，50Ω負載輸出增益為2.8dB,，噪聲系數為23dB,。

　　隨著手提電腦等便攜式設備應用的日益增長，傳統(tǒng)的有線局域網絡已經不能滿足人們對移動通信的要求,，無線局域網（WLAN）以其移動性,、靈活的組網方式和高速率的數據傳輸等特性，使我們原來必須在網絡物理連接的前提下才可能使用網絡的限制被打破,。無線局域網正在成為人們無線接入互聯網的主要方式,，其低成本、高效率和易于部署等特點使它在近年得到了迅速增長,。

　　無線局域網市場的增長促進了射頻集成電路工藝技術的發(fā)展,。CMOS工藝以其諸多優(yōu)點正逐步成為射頻集成電路設計的首選工藝，采用CMOS工藝設計運用于無線局域網絡的單片集成收發(fā)機電路有著廣闊的市場前景,。本文介紹的1GHz頻段正交下變頻電路正是無線局域網接收電路中的關鍵電路之一,。整個設計在臺積電（TSMC）的0.18μm CMOS工藝的基礎上進行，目前已經完成了電路的仿真,。

　　接收機的系統(tǒng)結構

　　一般應用于無線局域網的收發(fā)機結構主要有二次變頻結構,、零中頻結構、低中頻結構和高中頻結構四種,。每種結構的收發(fā)機有其各自的優(yōu)缺點,，本文設計的下變頻器應用于二次變頻結構的接收機中，接收機的系統(tǒng)框圖如圖1所示,。在接收機中,，信號經過天線接收后通過選頻網絡，再經過低噪聲放大器（LNA）放大,，濾波后直接提供給第一級本振信號為4GHz的混頻器,，將頻率為5GHz的接收信號下變頻到1GHz。之后,，信號分別通過兩個輸入本振同為1GHz但相位差為90o的正交下變頻器解調,，變?yōu)榱阒蓄l信號,，再通過低通濾波器濾波和自動增益控制放大器放大，最終信號提供給基帶芯片完成基帶部分的處理,。

　　下變頻器的設計特點分析

　　本文介紹的下變頻器是系統(tǒng)中把1GHz信號轉化為兩個零中頻信號的電路,，它由兩個結構相同的混頻器構成，見圖1虛框部分,。從系統(tǒng)分析可知,，由于混頻器處在接收機的后端，因此需要很高的線性度,，這是整個下變頻器設計的重點,。由于整個接收機要求很高的信噪比，所以我們希望下變頻器的噪聲系數盡量小,。再者,，由于后級電路的噪聲系數和前級的增益有關，因此需要下變頻器提供一定的增益來減小后續(xù)電路噪聲對系統(tǒng)噪聲的影響,。在設計接收機系統(tǒng)時,，還需要考慮下變頻器和前級電路的阻抗匹配。因此,，設計一個理想的下變頻器具有很大的挑戰(zhàn),，它需要對增益、線性度,、噪聲系數,、供電電壓、功耗等各個因數進行綜合考慮才能得到一個最優(yōu)化的結果,。

　　根據電路設計及實現工藝的要求,，我們可以應用的混頻器結構有很多,，如單平衡開關混頻器,、亞采樣混頻器、雙平衡線性區(qū)混頻器,、雙柵有源混頻器等,，每種電路結構都有其自身的特點,。目前，在射頻接收機中運用最多的還是吉爾伯特混頻器結構單元,，它具有很好的端口隔離度和較低的噪聲系數,，且能提供較大的混頻增益。吉爾伯特結構混頻器的基本結構如圖2所示,。本振信號從M1,、M2、M3和M4的柵極輸入,，MOS管工作在開關狀態(tài),。射頻信號從M5和M6的柵極輸入,，MOS管工作在飽和區(qū)，將射頻電壓信號轉化為電流信號,，零中頻信號從負載電阻的兩端轉化成電壓信號差分輸出,。

　　優(yōu)化的混頻器結構

　　由接收機的系統(tǒng)結構可知，當射頻信號經低噪聲放大器再經一次變頻增益后,，輸出的信號已經有較大的功率，再輸入到下變頻器,，為了保證信號的不失真并使整機有較高的信噪比,，就要使下變頻器有很高的線性度，同時又要確保下變頻器具有一定的增益,。此時,，傳統(tǒng)的吉爾伯特混頻器結構已經不能滿足要求，為此我們需要采用優(yōu)化的吉爾伯特混頻器,。

　　a. 源級退化

　　為了提高混頻器的線性度,，簡單的方法是增大混頻器的工作電源電壓或增大工作電流。然而,，當前的芯片設計特別是應用于便攜式設備的芯片設計都是朝著低電壓,、低功耗的方向發(fā)展，簡單依靠增大工作電壓和工作電流的設計方法沒有多大的實際意義,。因而上述的兩種方法在設計中都不宜采用,，而現在最常用和最有效提高線性度的方法是采用源級退化（Source Degeneration）。如圖3中標號為1所示,，通過在M5和M6的源級增加阻抗Zs來達到增加線性度的目的,。

　　在設計時一般會建議采用電感來形成阻抗Zs構成源級退化，因為理想的電感不存在熱噪聲,，因而不會增加混頻器的噪聲系數,，而且電感沒有直流壓降，這就增加了混頻器的凈空電壓以及線性度,。但采用電感也有它的不足之處：首先,，電感的阻抗Zs和工作的頻率有關，這種結構的電路只能應用在窄帶范圍內,；其次,，電感在片上集成占用的面積較大，會增加很大的制造成本,，且電感模型也不夠精確,，仿真值和實際值誤差較大，造成制造后的成品率不能保證,。因此,，在本次設計中采用了電阻來形成源級退化的電路結構,。

　　本文介紹了基于0.18μm CMOS工藝的802.11a無線局域網1GHz頻段正交下變頻電路的設計方法。該設計采用源級退化和電流注入的方法對傳統(tǒng)的吉爾伯特混頻單元進行改進,，實現了高性能下變頻器,。模擬結果表明，下變頻器的1dB壓縮點為－6.6Bm,，三階截點（IIP3）為3.64dBm,，50Ω負載輸出增益為2.8dB，噪聲系數為23dB,。

　　隨著手提電腦等便攜式設備應用的日益增長,，傳統(tǒng)的有線局域網絡已經不能滿足人們對移動通信的要求，無線局域網（WLAN）以其移動性,、靈活的組網方式和高速率的數據傳輸等特性,，使我們原來必須在網絡物理連接的前提下才可能使用網絡的限制被打破。無線局域網正在成為人們無線接入互聯網的主要方式,，其低成本,、高效率和易于部署等特點使它在近年得到了迅速增長。

　　無線局域網市場的增長促進了射頻集成電路工藝技術的發(fā)展,。CMOS工藝以其諸多優(yōu)點正逐步成為射頻集成電路設計的首選工藝,，采用CMOS工藝設計運用于無線局域網絡的單片集成收發(fā)機電路有著廣闊的市場前景。本文介紹的1GHz頻段正交下變頻電路正是無線局域網接收電路中的關鍵電路之一,。整個設計在臺積電（TSMC）的0.18μm CMOS工藝的基礎上進行,，目前已經完成了電路的仿真。

　　接收機的系統(tǒng)結構

　　一般應用于無線局域網的收發(fā)機結構主要有二次變頻結構,、零中頻結構,、低中頻結構和高中頻結構四種。每種結構的收發(fā)機有其各自的優(yōu)缺點,，本文設計的下變頻器應用于二次變頻結構的接收機中,，接收機的系統(tǒng)框圖如圖1所示。在接收機中,，信號經過天線接收后通過選頻網絡,，再經過低噪聲放大器（LNA）放大，濾波后直接提供給第一級本振信號為4GHz的混頻器,，將頻率為5GHz的接收信號下變頻到1GHz,。之后，信號分別通過兩個輸入本振同為1GHz但相位差為90o的正交下變頻器解調,，變?yōu)榱阒蓄l信號,，再通過低通濾波器濾波和自動增益控制放大器放大，最終信號提供給基帶芯片完成基帶部分的處理,。

　　下變頻器的設計特點分析

　　本文介紹的下變頻器是系統(tǒng)中把1GHz信號轉化為兩個零中頻信號的電路,，它由兩個結構相同的混頻器構成,，見圖1虛框部分。從系統(tǒng)分析可知,，由于混頻器處在接收機的后端,，因此需要很高的線性度，這是整個下變頻器設計的重點,。由于整個接收機要求很高的信噪比,，所以我們希望下變頻器的噪聲系數盡量小。再者,，由于后級電路的噪聲系數和前級的增益有關,，因此需要下變頻器提供一定的增益來減小后續(xù)電路噪聲對系統(tǒng)噪聲的影響。在設計接收機系統(tǒng)時,，還需要考慮下變頻器和前級電路的阻抗匹配,。因此,，設計一個理想的下變頻器具有很大的挑戰(zhàn),，它需要對增益、線性度,、噪聲系數,、供電電壓、功耗等各個因數進行綜合考慮才能得到一個最優(yōu)化的結果,。

　　根據電路設計及實現工藝的要求,，我們可以應用的混頻器結構有很多，如單平衡開關混頻器,、亞采樣混頻器,、雙平衡線性區(qū)混頻器、雙柵有源混頻器等,，每種電路結構都有其自身的特點,。目前，在射頻接收機中運用最多的還是吉爾伯特混頻器結構單元,，它具有很好的端口隔離度和較低的噪聲系數,，且能提供較大的混頻增益。吉爾伯特結構混頻器的基本結構如圖2所示,。本振信號從M1,、M2、M3和M4的柵極輸入,，MOS管工作在開關狀態(tài),。射頻信號從M5和M6的柵極輸入，MOS管工作在飽和區(qū),，將射頻電壓信號轉化為電流信號,，零中頻信號從負載電阻的兩端轉化成電壓信號差分輸出,。

　　優(yōu)化的混頻器結構

　　由接收機的系統(tǒng)結構可知，當射頻信號經低噪聲放大器再經一次變頻增益后,，輸出的信號已經有較大的功率,，再輸入到下變頻器，為了保證信號的不失真并使整機有較高的信噪比,，就要使下變頻器有很高的線性度,，同時又要確保下變頻器具有一定的增益。此時,，傳統(tǒng)的吉爾伯特混頻器結構已經不能滿足要求,，為此我們需要采用優(yōu)化的吉爾伯特混頻器。

　　a. 源級退化

　　為了提高混頻器的線性度,，簡單的方法是增大混頻器的工作電源電壓或增大工作電流,。然而，當前的芯片設計特別是應用于便攜式設備的芯片設計都是朝著低電壓,、低功耗的方向發(fā)展,，簡單依靠增大工作電壓和工作電流的設計方法沒有多大的實際意義。因而上述的兩種方法在設計中都不宜采用,，而現在最常用和最有效提高線性度的方法是采用源級退化（Source Degeneration）,。如圖3中標號為1所示，通過在M5和M6的源級增加阻抗Zs來達到增加線性度的目的,。

　　在設計時一般會建議采用電感來形成阻抗Zs構成源級退化,，因為理想的電感不存在熱噪聲，因而不會增加混頻器的噪聲系數,，而且電感沒有直流壓降,，這就增加了混頻器的凈空電壓以及線性度。但采用電感也有它的不足之處：首先,，電感的阻抗Zs和工作的頻率有關,，這種結構的電路只能應用在窄帶范圍內；其次,，電感在片上集成占用的面積較大,，會增加很大的制造成本，且電感模型也不夠精確,，仿真值和實際值誤差較大,，造成制造后的成品率不能保證。因此,，在本次設計中采用了電阻來形成源級退化的電路結構,。

　　b. 電流注入

　　在傳統(tǒng)的吉爾伯特混頻器中，為了提高混頻器的增益和線性度，在M5和M6處我們需要有較大的直流,，但是這會使直流在負載電阻和開關管上的壓降增大,，造成直流工作點的偏移，不能保證混頻器的正常工作,。為了解決這個矛盾,，我們在吉爾伯特混頻器的開關管中間額外加入兩個電流源，形成兩個注入電流,。如上圖3標號②所示,。

　　采用電流注入有諸多優(yōu)點：第一，采用電流注入可以在電源電壓不變的情況下,，有效地提高混頻器的線性度,；第二，可以減小由于MOS管開關工作不理想所帶來的閃爍噪聲,，從而減小混頻器的噪聲系數,，同時可以減小開關管的尺寸，使本振負載減??；第三，由于增加了電流注入,，使流過負載電阻的直流減小,，在保持電路直流工作點不變的情況下,，增大負載電阻,，從而增大混頻器的增益。而且由于負載電阻的增大,，我們可以方便地在負載電阻端并聯一個較小的電容,，實現片上的RC低通濾波電路。

　　下變頻器結構

　　下變頻器的總體電路結構如圖4所示,。主要包括輸入阻抗匹配,、混頻器單元和后級輸出緩沖三個部分。

　　a. 輸入阻抗匹配

　　對于射頻電路,，輸入與輸出的信號電平和阻抗是重要的設計參數,，不同模塊之間的阻抗匹配是一個重要的技術指標。如圖4所示,，射頻信號和本振信號的直流電平分別通過R1和R2,、R3和R4分壓得到，輸入信號通過和50Ω匹配電阻相接,，對于差分的輸入信號,，O點相當于虛地，這樣就實現了50Ω的阻抗匹配,。

　　b. 混頻器單元

　　通過上面的分析,，我們給出了改進后的吉爾伯特混頻器的具體電路結構,，見圖4。我們通過一個PMOS管和一個電阻實現注入電流,，通過PMOS的源級接電阻來增大電流源的內阻,，使得并聯電流源內阻對負載電阻的影響減小?？梢酝ㄟ^調節(jié)電阻值和偏置電壓的大小來改變注入電流的大小,。需要指出的是，注入電流值不宜過大也不能太小,，過大或過小都會造成系統(tǒng)中本振VCO的相位噪聲變差,。

　　由于混頻器工作的電流較大，因此可以考慮兩個相同的電流源并聯來提供工作電流,，此時的退化電阻可以接在兩個電流源之間,。采用這種結構，工作直流在退化電阻中沒有壓降,，這樣就提高了混頻器的凈空電壓,，相應的線性度也提高。但是由于采用了兩個電流源,，我們在下變頻器版圖的布局過程中需要特別注意,，因為布局稍有不合理就會造成管子的不匹配，使得下變頻器的噪聲系數增大,。

　　c. 輸出緩沖

　　在實際測試中,，下變頻器的輸出接50Ω負載，因此需要通過輸出緩沖來增大其驅動能力,。輸出緩沖采用差分放大器的結構,，與下變頻器單元的輸出直接耦合。在設計時考慮放大器增益的同時也需要考慮它的線性度,。

　　模擬結果

　　本次設計采用了Cadence公司的Spectre模擬仿真工具對電路進行仿真,。

　　應用Spectre里的周期性穩(wěn)態(tài)分析pss（Periodic Steady State）工具和pnoise噪聲分析工具進行模擬。根據802.11a協(xié)議及接收機系統(tǒng)結構的要求,，我們對下變頻器在125M（本振頻率在1036M－1161M間變化）的帶寬內進行了模擬仿真,。從下變頻器增益、1dB壓縮點和三階截點隨頻率變化的曲線可以看出,，下變頻器的各項性能隨頻率的變化很小,，1dB壓縮點為－6.6Bm，三階截點（IIP3）為3.64dBm,。50Ω負載輸出增益為2.8dB,，噪聲系數為23dB。芯片采用1.8V標準電源供電，單個下混頻器的功耗約為40mW,。表1是對下變頻器性能指標的總結,。