開(kāi)關(guān)穩(wěn)壓電源具有集成度高,、外圍電路簡(jiǎn)單、電源效率高等優(yōu)點(diǎn),，在各種電子設(shè)備中得到廣泛的應(yīng)用,。尤其是在通信系統(tǒng)和控制系統(tǒng)等要求高穩(wěn)定性、高可靠性電源的設(shè)備中,，開(kāi)關(guān)穩(wěn)壓電源已經(jīng)取代效率較低的線(xiàn)性穩(wěn)壓器,。脈寬調(diào)制(Pulse-Width Modulation，PWM)芯片作為開(kāi)關(guān)電源中的核心,，其關(guān)鍵技術(shù)對(duì)我國(guó)國(guó)防和民用電源領(lǐng)域至關(guān)重要,。這種調(diào)制方式的實(shí)現(xiàn)方法是由內(nèi)部震蕩器產(chǎn)生一個(gè)頻率恒定的鋸齒波，與誤差放大器輸出的參考電壓比較,，輸出方波用于控制調(diào)整管,。誤差放大器輸出擺幅直接決定了PWM芯片的輸出占空比的最大、最小值,，固定的輸出擺幅使得芯片輸出占空比的最大,、最小值不可調(diào)節(jié)，限制了芯片的應(yīng)用,，影響了PWM芯片的性能,。
    本文設(shè)計(jì)的運(yùn)放是整個(gè)PWM控制器的誤差放大器，作為電路中最重要的模塊之一,，主要功能是獲得輸入電壓和基準(zhǔn)電壓的誤差放大值,，作為下一級(jí)比較器的輸入。與常見(jiàn)的誤差放大器相比,，本文采用二級(jí)放大器組成的CMOS運(yùn)算放大器進(jìn)行設(shè)計(jì),，中間加入一級(jí)緩沖器電路，克服補(bǔ)償電容的前饋效應(yīng),，同時(shí)消除補(bǔ)償電容引入的零點(diǎn),。該誤差放大器應(yīng)用在PWM芯片中，隨著其輸出擺幅的調(diào)整,，PWM芯片最大,、最小輸出占空比可以控制，明顯改善了PWM芯片的性能,。

1 電路設(shè)計(jì)
1．1 基本的CMOS二級(jí)運(yùn)放電路
    基本的CMOS二級(jí)運(yùn)放電路如圖1所示,。基本二級(jí)電路由偏置部分和兩級(jí)放大電路構(gòu)成,。VM5,、VM6、VM8,、VM9構(gòu)成比例恒流源系統(tǒng),，對(duì)電路提供偏置。其中,，VM9為等效電阻,。第一級(jí)放大電路的電流偏置經(jīng)由VM5管提供，VM1和VM2組成差分輸入對(duì)管,，VM3和VM4充當(dāng)其有源負(fù)載,，并且在無(wú)損增益的情況下實(shí)現(xiàn)電路的單端輸出轉(zhuǎn)換。第二級(jí)放大電路是個(gè)簡(jiǎn)單的共源放大電路,，VM6提供電流偏置并充當(dāng)有源負(fù)載,，放大功能主要由VM7管實(shí)現(xiàn)。

    由于場(chǎng)效應(yīng)管做共源放大器的時(shí)候,，輸出端電壓與輸入端電壓反相,，使得場(chǎng)效應(yīng)管漏極和柵極之間的電容的充放電電流增大，從輸入端看進(jìn)去,，電容好像增大了Au倍(Au為該級(jí)放大電路的增益倍數(shù)),，這就是密勒效應(yīng)。密勒效應(yīng)會(huì)導(dǎo)致電路頻率特性降低,，因此,，電路引入了密勒補(bǔ)償電容C1，將其跨接到該級(jí)放大器的輸出端和輸入端,，起到頻率補(bǔ)償?shù)淖饔谩?br />     該運(yùn)放結(jié)構(gòu)簡(jiǎn)單,，易于實(shí)現(xiàn)，但是電路性能不夠理想。電路中的補(bǔ)償電容C1在實(shí)現(xiàn)頻率補(bǔ)償?shù)耐瑫r(shí),，也引入了電壓輸出負(fù)反饋,，過(guò)強(qiáng)的負(fù)反饋容易引起運(yùn)放電路的不穩(wěn)定。

1．2 本設(shè)計(jì)采用的CMOS二級(jí)運(yùn)放電路
    為了實(shí)現(xiàn)頻率補(bǔ)償,，并消除負(fù)反饋對(duì)電路穩(wěn)定性的影響,，本文中采用的二級(jí)運(yùn)放對(duì)電路做了改進(jìn)，中間加入一級(jí)緩沖器電路,，克服補(bǔ)償電容的前饋效應(yīng),，同時(shí)消除補(bǔ)償電容引入的零點(diǎn)。改進(jìn)后的CMOS二級(jí)運(yùn)放電路如圖2所示,。

    改進(jìn)后的CMOS二級(jí)運(yùn)放電路仍采用比例電流鏡產(chǎn)生偏置電流,，而比例電流鏡系統(tǒng)由VM5、VM6,、VM7,、VM10、VM11和VM12構(gòu)成,。受到模型參數(shù)的影響,，為了達(dá)到適合的電位，采用VM11和V12兩個(gè)PMOS管共同作為等效電阻,。電路的兩級(jí)放大電路沒(méi)有變化,，仍是分別由VM5和VM7提供電流偏置。VM1,、VM2和VM3,、VM4構(gòu)成帶有源負(fù)載的差分輸入級(jí)，第一級(jí)放大電路,。VM7和VM9是個(gè)簡(jiǎn)單的帶有源負(fù)載的共源放大器,，第二級(jí)放大電路。兩級(jí)放大電路之間加入由VM6和VM8組成的緩沖器,。其中,，VM6管提供電流偏置，而VM8管工作在共漏組態(tài),，增益為1,，即源極跟隨器。源極跟隨器的存在使得密勒補(bǔ)償電容和輸出端不直接相連,，同時(shí)實(shí)現(xiàn)了輸出端至電容端的電位平移,。頻率提高到一定程度時(shí)，受到源跟隨器的制約,，密勒補(bǔ)償電容無(wú)法將信號(hào)直接饋送到放大器輸出端,，從而克服了密勒補(bǔ)償電容帶來(lái)的前饋效應(yīng),，也消除了零點(diǎn)，改善運(yùn)放的穩(wěn)定性,。

2 誤差放大器參數(shù)設(shè)置
    根據(jù)本設(shè)計(jì)的整體電路要求,，誤差放大器的性能指標(biāo)設(shè)計(jì)目標(biāo)設(shè)定如下：增益>60 dB，帶寬>50 MHz,，相位裕度>80°,，靜態(tài)電流<200 μA,。
    1)首先確定工作點(diǎn),。已知電路是由5 V的單直流電源供電，為了使輸出電壓的擺幅盡可能大,，則VM7管的直流工作區(qū)間應(yīng)該設(shè)置在飽和區(qū),，應(yīng)滿(mǎn)足VG(M7)≥5 V+VTP條件。其中,，VG(M7)是VM7的柵極電壓,，VTP是PMOS管的開(kāi)啟電壓，估算值為-1 V,，因此VG(M7)設(shè)計(jì)取值4V,。
    2)靜態(tài)電流和功耗設(shè)計(jì)。靜態(tài)電流要求在200μA以下,，分配到各支路,，應(yīng)滿(mǎn)足以下條件：
   

    3)忽略溝道調(diào)制效應(yīng)，確定MOS管的寬長(zhǎng)比,。因?yàn)橐ＷCMOS管工作在飽和區(qū),，所以MOS管電流和管子寬長(zhǎng)比有如下關(guān)系：
   
    其中，ID是MOS漏電流,，up是PMOS的空穴遷移率,，Cox是單位面積柵極電容，VGS是MOS管的柵源電壓,，VTP是PMOS管的閾值電壓,。這些參數(shù)中，ID和VGS通過(guò)電路仿真測(cè)得,，up,、Cox和VTP的取值一般能在工藝文件中直接查到，也可以在電路里通過(guò)仿真,、計(jì)算得出,。以上參數(shù)確定后，可計(jì)算可得到MOS管的寬長(zhǎng)比,。
    4)運(yùn)放增益的計(jì)算方法如下：
   
    其中,，gm1和gm2分別是第一,、第二級(jí)放大器的等效跨導(dǎo)，R1和R2分別是第一,、第二級(jí)放大器的等效輸出電阻,，計(jì)算公式如下：
   
    上面幾個(gè)式子中，uN是NMOS管的電子遷移率,，rds是各MOS管的源漏電阻,。

3 誤差放大器仿真結(jié)果
    在Cadence軟件中搭建模擬仿真驗(yàn)證平臺(tái)，在電源和地線(xiàn)之間接入5 V直流電壓,，誤差放大器的正向輸入端接入1．12 V的直流電壓(這個(gè)電壓取值在系統(tǒng)中由帶隙基準(zhǔn)電壓源產(chǎn)生),，反向輸入端輸入一個(gè)直流電位為1．12 V的正弦波。由于放大器的電壓增益較大,，如果正弦波的交流幅度較大,，會(huì)使得輸出出現(xiàn)失真，因此,，這里將反相輸入端的正弦波電壓選取1 mV的交流幅度輸入,。
    首先要進(jìn)行直流工作點(diǎn)的驗(yàn)證。通過(guò)dc仿真,，觀測(cè)電路中的MOS管工作狀態(tài),，如果有不在飽和區(qū)的管子，需要根據(jù)調(diào)整MOS管寬長(zhǎng)比,，直至所有管子的工作區(qū)(region)都顯示為“2”,。
    直接測(cè)試電源電壓端的電流值，即可得到誤差放大器的靜態(tài)總電流,。測(cè)得這個(gè)電流值I為173．4μA,，由此可計(jì)算出誤差放大器的靜態(tài)總功耗：
   

    進(jìn)行瞬態(tài)仿真，仿真結(jié)果如圖3所示,。觀察電路波形,，確認(rèn)模塊實(shí)現(xiàn)了電壓的比較和誤差的放大功能。由瞬態(tài)仿真波形圖可以看出,，輸入差模電壓為1 mV時(shí),，輸出電壓最大值可達(dá)4．15 V，最小值接近1．52 V,，輸出擺幅不小于2．63 V,。加大信號(hào)，可測(cè)得輸出電壓的建立時(shí)間：
   
    計(jì)算可得上升建立時(shí)間和下降建立時(shí)間分別為6．7 V／μs和5．7 V／μs,。

    對(duì)電路進(jìn)行交流增益仿真,，觀察電路增益和單位增益帶寬，結(jié)果如圖4所示,。
    根據(jù)交流仿真結(jié)果可知,，電路0 dB帶寬達(dá)到55.5 MHz,，電壓開(kāi)環(huán)增益約67．2 dB，相位裕度為180°-96．97°≈83．0°,。
    共模抑制比CMRR是放大器對(duì)輸入端共模信號(hào)的抑制能力,，其計(jì)算表達(dá)式為
   
    其中Avd表示差模增益，Avc表示共模增益,。把運(yùn)算放大器連接成單位增益負(fù)反饋的模式,，在運(yùn)算放大器的同相和反相輸入端加上相同的交流電壓，進(jìn)行交流仿真,，得到的仿真結(jié)果如圖5所示,，該曲線(xiàn)是1／CMRR，因此可以得到運(yùn)算放大器的低頻共模抑制比為49．17 dB,。

    電源抑制比PSRR是衡量電路對(duì)電源噪聲的抑制能力,，把運(yùn)算放大器連接成單位增益負(fù)反饋的模式,，僅在供電電壓源上增加1 V的交流電壓,，測(cè)試結(jié)果如圖6所示，該曲線(xiàn)是1／PMRR,，因此運(yùn)算放大器的低頻電源抑制比為71．39 dB,，各項(xiàng)指標(biāo)達(dá)到預(yù)期要求。

4 結(jié)論
    為解決PWM控制器中輸出電壓與基準(zhǔn)電壓的誤差放大問(wèn)題,，本文設(shè)計(jì)了一款高增益,，寬帶寬，輸出擺幅可以控制的新型誤差放大器,。通過(guò)在二級(jí)放大電路中間增加一級(jí)緩沖電路,，克服補(bǔ)償電容的前饋效應(yīng)，同時(shí)消除補(bǔ)償電容引入的零點(diǎn),。通過(guò)交流仿真驗(yàn)證,，電路0 dB帶寬達(dá)到55．5 MHz，電壓開(kāi)環(huán)增益約67．2 dB,，相位裕度為83．0°上升建立時(shí)間和下降建立時(shí)間分別為6．7 V／μs和5．7 V／μs,，共模抑制比和電源抑制比分別為49．17 dB和71．39 dB。其突出優(yōu)點(diǎn)是自頂向下設(shè)計(jì),，每一個(gè)器件的具體參數(shù)先通過(guò)手工計(jì)算再用軟件仿真逐步調(diào)整獲得,，查找和修改錯(cuò)誤方便，具有較大的靈活性,。該誤差放大器已經(jīng)成功運(yùn)用到PWM芯片中,，其獨(dú)特的結(jié)構(gòu)使得PWM的最大輸出占空比和最小輸出占空比可以控制，大幅提升了芯片系統(tǒng)的整體性能,。