EMCCD(Electron MuItiplying Charge Coupled Device)是新一代高質(zhì)量微光成像器件,。與傳統(tǒng)CCD(Charge Coupled Device)相比，它采用了片上電子增益技術,，利用片上增益寄存器使圖像信息在電子轉(zhuǎn)移過程中得到放大,，這使得它在很高的讀出速率下仍具有相對很低的讀出噪聲，能在微光源下高分辨力成像,。
EMCCD的這些特性使其在航天微光目標探測,、微光生命科學成像、軍用高性能夜視探測等領域具有極大的應用潛力,。EMCCD驅(qū)動電路是EM-CCD應用的核心技術,，其性能直接影響到成像質(zhì)量。目前常用的時序產(chǎn)生方法有以下幾種：
(1)直接數(shù)字電路驅(qū)動法,。這種方法原理簡單,，容易實現(xiàn)。但是邏輯設計較復雜，調(diào)試非常困難,，而且在實際電路中因使用芯片較多,，為整個系統(tǒng)帶來不可靠性。
(2)MCU驅(qū)動法,。該方法是通過編程MCU的I／O端口來獲得CCD驅(qū)動脈沖信號的,。這種方法的靈活性好，精度也可以很高,，對不同的CCD器件只需要修改程序即可,。由于CCD的驅(qū)動頻率為MHz級，使得選用MCU器件的工作頻率必須很高(提高了硬件成本),，同時因頻繁的中斷和任務調(diào)度使MCU效率很低,。
(3)EPROM驅(qū)動法。這種驅(qū)動電路一般由晶體震蕩器,、計數(shù)電路和EPROM存儲器構成,。這種驅(qū)動時序產(chǎn)生方法，結(jié)構簡單,、明確,，調(diào)試容易，缺點是結(jié)構尺寸太大,，對于實現(xiàn)復雜的驅(qū)動時序有較大困難,。
(4)專用IC驅(qū)動方法。這種方法就是利用CCD專用IC來產(chǎn)生時序,，集成度高,，功能強，使用方便,。對攝像機等視頻領域應用的CCD或三元彩色CCD，這種驅(qū)動方法是首選,。一般由相應的CCD廠家提供,。
另一種更有效的方法就是使用CPLD，F(xiàn)PGA等大規(guī)?？删幊踢壿嬈骷崿F(xiàn),。通過對該邏輯器件的編程，能實現(xiàn)任意復雜的時序邏輯,，且調(diào)試方便,，只使用一片集成電路以及少數(shù)外圍器件，故可靠性高,。本文即采用這種方法,，實現(xiàn)了CCD97所需的12路驅(qū)動時序。
1 CCD97簡介
CCD97是E2V公司的背照式低照度CCD圖像傳感器,，有效像素512X512,，像素大小16μm×16 μm,，它是幀轉(zhuǎn)移型CCD，芯片采用反向輸出模式抑制暗電流,，其靈敏度高,，噪聲控制方面精益求精，由于采用新的輸出放大電路,，使它能在11 MHz的像素讀出速率下,，以低于1電子／像素的超低噪聲工作，其量子效率高達92．5％,。它獲取圖像速度快,，具有正常CCD和EMCCD雙讀出模式。在微光成像系統(tǒng)中更具有優(yōu)越性,，能實現(xiàn)真正意義上的24 h實時監(jiān)控,。
2 驅(qū)動電路的設計
2．1 CCD97驅(qū)動電路的要求
成像區(qū)向存儲區(qū)的轉(zhuǎn)移波形如圖1所示。
信號電荷在增益寄存器中的轉(zhuǎn)移波形如圖2所示,。圖2為信號電荷在增益寄存器中的轉(zhuǎn)移波形,，轉(zhuǎn)移脈沖Rφ2HV的高電平必須先于Rφ1和Rφ2到達，同時Rφ1和Rφ2需要交替變化,。
幀轉(zhuǎn)移時序如下：
Iφ與Sφ為幀轉(zhuǎn)移脈沖,，Rφ1，2,，3為行轉(zhuǎn)移脈沖,。Iφ與Sφ的典型工作頻率為1 MHz，Rφ的工作頻率為11 MHz,。
在Iφ1,，2和Iφ3，4反向時序下,，將成像區(qū)圖像信號逐行轉(zhuǎn)移至存儲區(qū),。需要轉(zhuǎn)移的行數(shù)為512+8+8=528。
行轉(zhuǎn)移時序圖：
與幀轉(zhuǎn)移結(jié)束,，在轉(zhuǎn)移時序Rφ1,，2，3以及RφHV的時序作用下,，存儲區(qū)的圖像以行為單位進行轉(zhuǎn)移,，逐像素通過移位寄存器組，然后從讀出放大器讀出(EMCCD讀出模式),，其操作時序如圖3所示,。
CCD97所需的電壓和波形如表1所示。
由CPLD，F(xiàn)PGA等可編程器件發(fā)生的時序邏輯冒充為TTL型,，要想它能驅(qū)動CCD97工作,，必須按照表1進行電平轉(zhuǎn)換。
2．2 驅(qū)動電路的設計
該系統(tǒng)選用的FPGA芯片為Altera公司Cyclone系列的FPGAEP1C3T100,，其有100個管腳封裝,，I／O的電源為3．3 V，內(nèi)核電壓為1．5 V,，有1個鎖相環(huán)(PLL),，2個專用全局時鐘輸入管腳CLK0、CLK1,，5個雙重用途時鐘管腳DPCLK,。EP1C3T100是SRAM型的可編程邏輯器件，本身并不能固化程序,，因此需要通過一片F(xiàn)LASH結(jié)構的配置芯片來存儲邏輯配置信息,。從Altera公司提供的數(shù)據(jù)手冊，可知Cyclone系列的FPGA僅支持EPCS1,，EPCS4以及EPCS16,。而選用的EP1C3T100中，其原始二進制文件大小為627 376 b,，使用EPCS1(1 048 576 b)的配置芯片,。使用EPCS配置芯片在主動串行模式(AS)下(MSEL[0．．1]置地)，即可實現(xiàn)上電后,，將存儲器件中的數(shù)據(jù)傳送到EP1C3T100中,。系統(tǒng)通過ARM加載驅(qū)動程序?qū)崿F(xiàn)對FPGA的配置，驅(qū)動FPGA產(chǎn)生CCD的工作時序,。本系統(tǒng)選用Atmel公司的AT91RM9200的處理器,。它是基于ARM920T內(nèi)核，主頻為180 MHz,，運行性能可達200 MIPS,，擁有獨立的16 KB指令和數(shù)據(jù)Cache，并配備有16 KB的SRAM以及128 KB的ROM,。
EP1C3T100芯片內(nèi)含1個PLL,，外接40 MHz有源晶振為PLL提供時鐘,。時鐘模塊通過QliartusⅡ的megafunctions下的altpll配置生成,。采用非補償模式，輸入／輸出時鐘比為5：1,，輸出的2路時鐘c0,，c1均為200 MHz。其中c0為clk_gen模塊提供基礎時鐘。同時c1產(chǎn)生相位需要調(diào)整的Rφ2HV,，用以滿足CCD97增益寄存器轉(zhuǎn)移過程中的嚴格時序要求,。
在FPGA時序發(fā)生設計中，依照CCD97工作的流程,，進行逆序設計,。從最高頻率的像素移位讀出時鐘到行轉(zhuǎn)移時鐘最后到幀轉(zhuǎn)移這樣的流程進行設計?？驁D如圖4所示,。
2．2．1 Iφ，Sφ,，Rφ驅(qū)動設計
在設計Iφ,，Sφ以及Rφ驅(qū)動電路時，統(tǒng)一采用Elantec半導體公司的EL7457,。它是高速四通道CMOS驅(qū)動器,，能工作在40MHz，并提供2 A的峰值驅(qū)動能力,，以及超低的等效阻抗(3 Ω),，它具有3態(tài)輸出，并通過OE控制,，這對于CCD的驅(qū)動來說,，容易實現(xiàn)靈活的電源管理。為了簡化設計,，固定Rφ2HV的電壓幅值為典型值,。在組成Iφ和Sφ的驅(qū)動電路時必須考慮CCD97驅(qū)動端的等效電容和電阻，如表2所示,。
電路的時間常數(shù)：
又因為上升時間與時間常數(shù)的關系為：
為了滿足最佳上升時間(200 ns)的要求,，必須在EL7457驅(qū)動輸出端串上一個小電阻，原理如圖6所示,。
圖6中,，F(xiàn)PGA_CLKI1，F(xiàn)PGA_CLKI2,，F(xiàn)PGA_CLKI3,，F(xiàn)PGA_CLKI4為FPGA產(chǎn)生的TTL時序。ARM_IOE為ARM核產(chǎn)生的門控信號,，用來控制驅(qū)動脈沖Iφ1,，2，3,，4的開關,。由于理論與實際計算的誤差,，輸出串接電阻R9，R10,，R13,，R14將通過硬件調(diào)試過程確定，以產(chǎn)生驅(qū)動CC97工作的最佳波形,。同理,，F(xiàn)PGA_CLKS1，F(xiàn)PGA_CLKS2,，F(xiàn)PGA_CLKS3,，F(xiàn)PGA_CLKS4為FPGA產(chǎn)生的TTL時序。ARM_SOE為ARM產(chǎn)生的門控信號,，輸出串接電阻待定,。
在Rφ1，2,，3產(chǎn)生電路中,，因為其電壓擺幅要求為0～12 V，故給它加以12 V的電源(見圖7),。
它的驅(qū)動頻率為11 MHz,，輸出的上升時間不需要串接電阻調(diào)節(jié)，可達10 ns,。同理,，F(xiàn)PGA_CLKR1，F(xiàn)P-GA_CLKR2,，F(xiàn)PGA_CLKR3為FPGA產(chǎn)生的10 MHz的驅(qū)動時序,，ARM_ROE為ARM產(chǎn)生的門控信號。這里還產(chǎn)生了一路控制行數(shù)據(jù)丟棄DG(Dump Gate)門控信號,。該信號的擺幅同Rφ1,，2，3,。以上電路的連接均通過Multisim仿真,，仿真波形如圖8、圖9所示,。
2．2．2 Rφ2HV高壓倍增驅(qū)動設計
Rφ2HV的幅值決定著倍增倍數(shù),，是EMCCD的一項重要可調(diào)參數(shù)，必須在指定范圍內(nèi)可調(diào)以滿足不同場合的應用,。在設計Rφ2HV時,，由于其驅(qū)動電壓擺幅高，現(xiàn)有的專用驅(qū)動芯片不能滿足其高壓驅(qū)動要求,，必須采用特殊方法實現(xiàn),。根據(jù)E2V的文檔，Rφ2HV的波形即可以是正弦波,，也可以是方波,。如果為方波，則其高電平要先于Rφ1變高,，如果為正弦波,，則要求其波峰要在Rφ1下降時到達。
如果采用方波脈沖,，因為Rφ2HV為11 MHz,，根據(jù)計算，其系統(tǒng)值將達2 W,，CCD97上的功耗也將達到1 W,；如果采用正弦波形式，可使CCD97上的功耗降到100 mW,。在此,，采用正弦波方式產(chǎn)生Rφ2HV。
周期矩形脈沖信號用傅里葉級數(shù)展開后,，除了基波外,，只有奇次諧波，在通過一個低通濾波器后,，便能轉(zhuǎn)化成正弦波,。因為FPGA只能產(chǎn)生TTL時序，這里通過先將TTL的方波轉(zhuǎn)化成正弦波,，即可通過一個7階的巴特沃斯濾波器,，將20 MHz以后的高頻分量衰減，保留基頻,。在得到10 MHz的正弦信號后,，通過第一級放大，這里采用National Semiconductor公司生產(chǎn)的LM6172來構成,。LM6172為雙通道高速,、低失真、低功耗的電壓反饋型放大器,。通過將LM6172的雙放大器組合起來形成雙端輸入／雙端輸出以增加帶負載能力,。
在設計中，把基本的放大參數(shù)預設為使輸入正弦信號放大到21 V,，這樣產(chǎn)生的雙端信號經(jīng)過一個初次級電阻,，比為1：4的高頻變換器達到輸出高電平為45 V、低電平為4 V的驅(qū)動脈沖,，供電電源為正負18 V的供電電源,。為了使CCD97的增益可通過軟件控制調(diào)節(jié),，這里使用了MAXIN公司生產(chǎn)的數(shù)字電位計MAX5429，預設目標是電壓在40～50 V可調(diào)節(jié),。通過計算,，反饋電阻參數(shù)如圖10所示。其中,，MAX5429為10 KB,，其有32個可編程節(jié)點，上電后自動設置為節(jié)點16,。在硬件電路設計完畢時,，可通過ARM_RCS(片選信號)，ARM_RUD(節(jié)點控制信號)來調(diào)節(jié)輸出電壓,，如圖10所示,。這樣通過對ARM的對應I／O口編程就能實現(xiàn)對CCD97的增益調(diào)節(jié)。但是因為這里選用了并聯(lián)法,，故調(diào)節(jié)時增益是非線性變化的,。圖11為正弦信號輸入(經(jīng)濾波器輸出)經(jīng)LM6172以及高頻變換器后輸出的仿真波形。
2．2．3 CCD97外圍電路
CCD97除了需要外部的各種高擺幅轉(zhuǎn)移脈沖,，還需要各種幅值的控制信號輸入,。
在該系統(tǒng)中，為了簡化設計,，固定ABD(抗曝光),，φRL、φRH high(視頻信號復位端),，DG high(行丟棄控制信號),，DD(電源)，OD(輸出放大器電源開光),，RD(復位上電電源)的值為典型值,，分別為18 V，0 V,，10 V．18 V,，24 V，28 V,，17 V,。φRL，φRH的典型脈沖寬度為10ns,，這里仍然采用EL7457來產(chǎn)生,。信號OG為控制CCD97輸出的門控信號，它同時控制兩種模式的輸出,，而ODH,，ODL分別為控制CCD模式和EMCCD模式放大器輸出的電源開關,。系統(tǒng)要求ODH和ODL可控，在需要時關閉,，這樣就要求通過模擬的開關來控制ODH,，ODL的電壓是+28 V還是接地。這里采用ADI公司的ADG453,，它的VDD到GND端的輸入電壓可達32 V，模擬輸入／輸出值為VDD+2 V,，達到這里控制ODH,，ODL的通斷要求(28 V)。其中CCD和EMCCD端口分別為該CCD的視頻信號輸出,。其輸出需要外接5 kΩ的負載,。
3 結(jié)語
提出了一種新型的CCD驅(qū)動電路，不僅可以達到幾十兆赫茲的驅(qū)動頻率,，而且編程方便,，硬件電路簡單，根據(jù)用戶需求,，只要更換晶振或適當修改程序就能實現(xiàn)特定目的,，具有很強的靈活性。通過仿真及實驗驗證,，該方法切實可行,，性價比高，不僅適用于CCD驅(qū)動電路設計,，對于其他需要多種邏輯信號的場合也同樣適用,。