1.1 負(fù)載諧振腔部分
　　理想的諧振腔由電容和電感并聯(lián)而成,，沒(méi)有任何電阻成份,，因而是無(wú)噪網(wǎng)絡(luò)；但實(shí)際在片上實(shí)現(xiàn)的集成電路中都存在非理想因素,，即寄生電阻的存在,。在VCO設(shè)計(jì)中為簡(jiǎn)便起見(jiàn)，諧振腔噪聲只考慮等效并聯(lián)電阻的電阻熱噪聲,。其等效噪聲電流為則它流過(guò)諧振腔將在?駐?棕頻率偏移處在諧振腔兩端形成電壓為,，進(jìn)而根據(jù)相位噪聲定義可推出其引起的相位噪聲為：
　　
　　由于受工藝限制，電感Q值提升較難且非常有限,，因而減小諧振腔相位噪聲貢獻(xiàn)最直接有效的方法是提高振蕩電壓的幅度V_sig,，而這通常是由增大直流偏置電流來(lái)實(shí)現(xiàn)的。
1.2 交叉負(fù)阻對(duì)部分
　　LC-VCO中利用交叉連接成正反饋形式的MOS差分對(duì)管實(shí)現(xiàn)負(fù)電阻來(lái)補(bǔ)償諧振腔中寄生電阻的損耗,，維持電路的振蕩,。負(fù)阻對(duì)MOS管對(duì)相位噪聲的貢獻(xiàn)是通過(guò)兩種方式完成的：近似的開(kāi)關(guān)動(dòng)作對(duì)噪聲的過(guò)濾與變頻以及本身1/f噪聲、溝道熱噪聲的直接貢獻(xiàn),。
　　首先,，僅分析負(fù)阻對(duì)的開(kāi)關(guān)性質(zhì)對(duì)噪聲的轉(zhuǎn)化作用。由于VCO中諧振腔之外的噪聲必須經(jīng)由負(fù)阻對(duì)才能進(jìn)入諧振腔形成相位噪聲,，因此負(fù)阻對(duì)在這里就充當(dāng)了一座器件噪聲到相位噪聲轉(zhuǎn)化的橋梁,。對(duì)于交叉耦合的MOS管來(lái)說(shuō)，當(dāng)只有半邊電路導(dǎo)通時(shí),，流過(guò)溝道的電流受限于尾部電流源,，為恒定值。因此噪聲電流的隨機(jī)調(diào)制受到限制（或認(rèn)為噪聲電流源在與并聯(lián)管組成的回路中環(huán)流,，無(wú)法進(jìn)入諧振腔）,；而當(dāng)兩邊同時(shí)導(dǎo)通，噪聲電流將擁有完整的回路注入諧振腔形成相位噪聲（如圖2）,。因此,，負(fù)阻對(duì)同時(shí)打開(kāi)時(shí)刻恰是噪聲電流向相位噪聲轉(zhuǎn)化最多的時(shí)刻。

?

　　MOS管I-V特性在一定范圍之內(nèi)呈現(xiàn)線性(如圖3),，因而對(duì)于負(fù)阻對(duì)來(lái)說(shuō)此段恰好對(duì)應(yīng)于差分電壓較小而兩邊管子同時(shí)導(dǎo)通階段,。換個(gè)角度，此階段恰對(duì)應(yīng)于振蕩電壓過(guò)零點(diǎn)附近,。設(shè)此段時(shí)長(zhǎng)為T(mén)S,，而在ΔV的范圍內(nèi)半邊電路仍未完全關(guān)斷，因此T_S=ΔV/S,，其中S為振蕩電壓過(guò)零點(diǎn)附近斜率,。這樣負(fù)阻對(duì)就可看作以頻率ω₀,、寬度為T(mén)_S的周期矩形脈沖對(duì)流經(jīng)的噪聲電流進(jìn)行采樣^[4]，其中的采樣窗口高度為大信號(hào)跨導(dǎo)G_m=2I_m/ΔV（如圖4）,。

?

?

　　MOS負(fù)阻對(duì)的寬長(zhǎng)比直接決定了其等效大信號(hào)跨導(dǎo)值的大小,，即所提供的負(fù)電阻大小。寬長(zhǎng)比不會(huì)直接影響到相位噪聲的轉(zhuǎn)化,，但會(huì)決定MOS管所產(chǎn)生的熱噪聲,。因此在設(shè)計(jì)中只要使負(fù)阻能維持振蕩即可，過(guò)大的寬長(zhǎng)比只會(huì)帶來(lái)額外的噪聲,。另外,，在通常設(shè)計(jì)中還會(huì)考慮略微增大寬長(zhǎng)比以使振蕩器能夠更快起振和進(jìn)入穩(wěn)態(tài)，當(dāng)然這要以增加噪聲為代價(jià),。再次,，振蕩電壓波形越對(duì)稱(chēng)，振蕩器對(duì)于低頻噪聲的擾動(dòng)越不敏感^[2],。對(duì)于NMOS管載流子遷移率通常是PMOS的3～4倍,，所以選擇負(fù)阻對(duì)寬長(zhǎng)比時(shí)也通常令，使兩者提供的跨導(dǎo)近似相等,，振蕩波形盡量對(duì)稱(chēng)以降低相位噪聲,。
1.3 尾部電流源部分
　　在負(fù)阻LC-VCO中引入尾部電流源可以通過(guò)固定偏置電流來(lái)減小因電源,、地?cái)_動(dòng)帶來(lái)的對(duì)VCO的影響,，穩(wěn)定整個(gè)電路的工作點(diǎn)。然而此有源器件的引入不可避免地將帶來(lái)額外的噪聲,。尾部電流源晶體管對(duì)相位噪聲的貢獻(xiàn)主要通過(guò)兩種形式實(shí)現(xiàn)：1/f噪聲上變頻到中心頻率ω₀附近和2ω₀附近噪聲下變頻到ω₀附近,；而變頻到中心頻率附近的噪聲又分別通過(guò)調(diào)制變?nèi)莨芸刂齐妷汉拖辔?>幅度=>頻率的調(diào)制實(shí)現(xiàn)到相位噪聲的轉(zhuǎn)化。為了降低此處引起的相位噪聲,，首先可以通過(guò)降低電流源管跨導(dǎo)值來(lái)減小其溝道熱噪聲,，這主要通過(guò)提高其過(guò)驅(qū)動(dòng)電壓來(lái)實(shí)現(xiàn)。但同時(shí)也要注意到,，過(guò)驅(qū)動(dòng)電壓的增大將壓縮振蕩電壓的空間和電流受限區(qū)^[1]的大小,，使尾電流提前進(jìn)入飽和。仿真表明過(guò)驅(qū)動(dòng)電壓超過(guò)300mV后,，相位噪聲改善將不明顯,。其次，為了降低1/f噪聲,，可以盡量采用大溝道長(zhǎng)度的電流源管,；再次，為了抑制2ω₀附近噪聲流入諧振腔,，可以在尾部共模節(jié)點(diǎn)并聯(lián)到地的大電容,；為了得到更好的濾波效果,，還可以在此電容與共模節(jié)點(diǎn)之間串接電感。此電感與共模點(diǎn)處電容在2ω₀諧振,，阻擋其附近噪聲進(jìn)入諧振腔,，抑制尾部電流二階諧波的同時(shí)相位噪聲性能得到優(yōu)化^[3]。
2 正交相位輸出QVCO的原理
　　本文設(shè)計(jì)的雙核心耦合型的QVCO基本結(jié)構(gòu)和等效電路如圖5,、圖6,。其中，MSW為負(fù)阻管,，提供LC槽路在振蕩中損失的能量,；M_CP為耦合管，負(fù)責(zé)將兩核心串成環(huán)路,，并鎖定在正交的相位關(guān)系上,。根據(jù)Barkhausen原理，為了能夠起振,，增益為1時(shí),，閉環(huán)相位移動(dòng)360°，所以減去由耦合管交叉連接而引入的180°相移后,，每核心恰引入90°相移即正交關(guān)系,。流入每個(gè)LC諧振腔的電流由兩部分組成：負(fù)阻產(chǎn)生的與電壓相位相同的電流I_I=G_mV₁和由另一核心耦合來(lái)的電流I_Q=G_mcV₂；二矢量疊加后將與V₁形成一個(gè)相位差：
　　

?

　　然而,，當(dāng)電容和電感諧振時(shí)電壓應(yīng)與電流同相,，所以這說(shuō)明QVCO中兩核心并沒(méi)有諧振于自由振蕩頻率，而是偏移了Δω以提供負(fù)相位差抵消φ_tank：
　　
??? 另外,，在QVCO版圖布局和實(shí)際制造時(shí)都會(huì)引入兩核心間器件的失配,，導(dǎo)致兩核心的偏移角φ_tank以及偏移頻率Δω的不同。偏移角的失配最終將導(dǎo)致兩信號(hào)不嚴(yán)格的正交,，即相位誤差,；φ_tank相差越大，相位誤差將會(huì)越大,。設(shè)計(jì)中通常是通過(guò)增大耦合管驅(qū)動(dòng)強(qiáng)度和改善版圖布局使其盡量對(duì)稱(chēng),，加以彌補(bǔ)。
　　除了前面討論的單個(gè)核心VCO中的影響因素外,，QVCO的相位噪聲性能很大程度上還與耦合晶體管有關(guān),，這是因?yàn)槠漭敵鲱l率依賴(lài)于耦合管跨導(dǎo)G_mc，G_mc的波動(dòng)將導(dǎo)致諧振頻率的波動(dòng),；同時(shí),，電路中的噪聲又會(huì)影響G_mc平均值，這樣就形成了噪聲擾動(dòng)輸出頻率，即轉(zhuǎn)化成為相位噪聲的過(guò)程,。由于耦合管連在振蕩節(jié)點(diǎn)上,，因此它的溝長(zhǎng)取法與互阻對(duì)類(lèi)似；而耦合管的跨導(dǎo)則決定了兩核心的耦合緊密程度,，G_mc的增加可以減小因失配而帶來(lái)的相位誤差,，但這是以惡化相位噪聲為代價(jià)的。串聯(lián)結(jié)構(gòu)QVCO由于采用了堆疊結(jié)構(gòu),，不但能節(jié)省電流,，而且其源簡(jiǎn)并結(jié)構(gòu)對(duì)耦合管噪聲電流有所降低。
3 正交相位輸出QVCO的設(shè)計(jì)
　　本文采用的新結(jié)構(gòu)電路（如圖5）,，振蕩節(jié)點(diǎn)的電壓通過(guò)緩沖級(jí)被取樣（Vo1和Vo2）到尾部控制電流源晶體管柵極,，它們將疊加到一定的直流偏置電壓上，共同控制尾部電流的大小,。緩沖級(jí)的電感可以由鍵合線實(shí)現(xiàn),。采樣來(lái)的控制電壓調(diào)節(jié)尾部供電電流的注入：振蕩電壓過(guò)零點(diǎn)附近電路對(duì)噪聲敏感階段注入最少的電流；而電壓達(dá)到峰值時(shí),，即電路對(duì)噪聲最不敏感階段多注入些電流,。這樣就能在減小器件噪聲的同時(shí)盡量增大振蕩電壓幅度，從兩方面優(yōu)化振蕩器相位噪聲性能,。尾部添加一個(gè)電容-電感濾波網(wǎng)絡(luò)來(lái)抑制高階諧波的干擾,。

?

??? 整個(gè)電路在HJTC0.18um工藝下實(shí)現(xiàn)，其各項(xiàng)參數(shù)如表2,。本設(shè)計(jì)中QVCO在僅消耗4.6mW的前提下實(shí)現(xiàn)了低相位噪聲,、低相位誤差（如圖7）。

?

??? 本文詳細(xì)分析了LC結(jié)構(gòu)壓控振蕩器電路各部分相位噪聲的形成原理及相應(yīng)的降噪方法,；通過(guò)對(duì)正交相位輸出QVCO原理的研究,，將這些方法延伸到QVCO的設(shè)計(jì)和優(yōu)化中,；利用得到結(jié)論設(shè)計(jì)了一個(gè)應(yīng)用于2.4GHz處ISM波段的QVCO,，對(duì)理論進(jìn)行了驗(yàn)證。驗(yàn)證結(jié)果證明了所得理論的正確性,，有助于電路相位噪聲的降低,。

參考文獻(xiàn)
[1] HAJIMIRI A.The design of low noise oscillators[M].Norwell，Massachusetts,，USA：Kluwer Academic,，Publishers，2002.
[2] HAJIMIRI A.Thomas H.Lee.Design issues in CMOS differential LC oscillators[J].IEEE Journal of Solid-State?Circuits,，1999,，34(5)：717-724.
[3] HEGAZI E，SJOLAND H，ABIDI A A.A filtering technique to lower LC oscillator phase noise[J].IEEE Journal of Solid-State Circuits.2001,，36(12)：1921-1930.
[4] DARABI H,，ABIDI A A.Noise in RF-CMOS mixers：a?simple physical model[J].IEEE Transactions on Solid State?Circuits，2000,，35(1)：15-25.
[5] ANDREANI P,，Andrea Bonfanti，Luca Romanò,，Carlo?Samori,，Analysis and design of a 1.8-GHz CMOS LC?
quadrature VCO[J].IEEE Journal of Solid-State Circuits，2002,，37(12)：1737-1747.
[6] WANG Chao-Shiun,，KAO Shiau-Wen，HUANG Po-Chiun. A Low Phase Noise Wide Tuning Range CMOS Quadrature?
VCO using Cascade Topology.IEEE Asia-Pacific Conference on Advanced System Integrated Circuits.2004.(8)：138-141.
[7] UPADHYAYA1 P,，Heo D,，Chen Y J E.A 1.3V Low Phase Noise 2GHz CMOS Quadrature LC VCO.Proceedings of?
the 1st European Microwave Integrated Circuits Conference.2006，(9)：169-172.