同樣，運用此方法對高頻信號進行測量時,，由于相位差相對較小,，一般的微處理器時鐘頻率，已經(jīng)無法滿足高精度的計數(shù)要求,，這樣必然會影響相位測量的精度,。所以，必須提高標準時鐘的計數(shù)頻率,，才能滿足測量要求,。這樣，一方面增加了設計本身的難度,，另一方面也提高了選用元器件的要求,。本系統(tǒng)首先采用頻率變換法將高頻輸入信號轉換成低頻信號后，且保持原信號的相位不發(fā)生變化,，再利用基于ADuC7128為控制核心的數(shù)字測相系統(tǒng)進行測量,，從而完成了寬頻帶" title="寬頻帶">寬頻帶輸入信號的相位測量。

1 差頻變換原理的引入

利用數(shù)學模型將被測信號和參考信號描寫成如下形式：

被測信號：

參考信號：

其中：A為被測信號的幅值,；B為參考信號的幅值,；f為被測信號的頻率；f0為參考信號的頻率,；θ是被測信號的幅角,。

同時，將兩個信號y1和y2送入混頻器內進行混頻操作相乘后,，會得到信號y3,。

再將y3送入低通濾波器進行濾波處理，濾除高頻信號,，剩下的低頻信號數(shù)學表達式為：

y3與y1相比,，幅度呈線性變化,，幅角不變，但頻率降低,，其頻率是被測信號與參考信號的頻率差,。對于測量y3來說，比直接測量y1容易得多,。這樣把差頻變換法應用到高頻信號的相位測量上,，既可以提高相位測量的精度，又可以拓寬輸入信號的頻帶,。

2 數(shù)字測相系統(tǒng)設計

2.1 硬件結構設計

如圖1所示,，本系統(tǒng)主要由信號調理電路、頻率變換電路以及微處理器控制電路3部分組成,。

圖1 硬件電路原理框圖

2.1.1 信號調理電路

信號調理電路要完成對輸入信號的耦合,、衰減、放大,、電平調整等功能,，系統(tǒng)有良好性能的前端模擬通道是進行高精度測量所必須的［3］。本設計中的兩路信號調理通道CH1和CH2具有完全相同的對稱結構,，且同時對輸入信號進行信號調理,。

2.1.2 頻率變換電路

模擬乘法器是一種完成兩個模擬信號相乘的電子器件,，由于乘法器與雙平衡混頻器相比具有更好的線性,。因此，本設計選用了ADI公司的AD834芯片作為系統(tǒng)的混頻器使用,，利用AD834將待測信號與ADuC7128內部DDS模塊產(chǎn)生的參考信號進行混頻后,，再將差頻信號以單端電壓信號的方式輸出。

頻率變換電路如圖2所示,，AD834的引腳X1和Y2均與地相連,，將待測信號與參考信號分別以單端輸入的形式輸入到AD834的兩個信號端口Y1、X2,。選擇Y1,、X2 作為單端輸入引腳是因為這兩個引腳離輸出端比較遠，選擇它們作為輸入可以減小輸入信號到輸出端的耦合分量,。根據(jù)設計需要,，在AD834后面接入一個具有高開環(huán)增益的運算放大器OP-07，通過OP-7和R7,、R6組成I /V轉換電路,，這樣就可以將乘法器的輸出信號由雙端差分電流形式轉化為單端電壓形式。

圖2 頻率變換電路

2.1.3 微處理器控制電路

在進行頻率轉換時,，需要一個頻率可調的信號源提供參考信號,。以ARM7為內核開發(fā)的高性能微處理器ADuC7128內部集成了一個輸出頻率可達到25MHz的DDS模塊,，信號的輸出電壓在1V左右。其技術指標滿足了作為參考信號的要求,。同時,，ADuC7128可通過內部PLL進行時鐘倍頻，最高工作頻率可達41.78MHz,，工作電壓在圖3ADuC7128控制電路3.0～3.6 V 范圍內,。ADuC7128微處理器自身結構緊湊、體積小,，能夠有效提高系統(tǒng)的集成度和可靠性,。ADuC7128微處理器的控制電路，如圖3所示,。

圖3 ADuC7128控制電路

在本系統(tǒng)中,，首先打開CH1通道上的模擬開關，使被測信號繞過頻率轉換電路,，而直接進入比較器LT1715進行整形,，然后ADuC7128利用內部計數(shù)器T0產(chǎn)生的標準計數(shù)脈沖對整形之后的脈寬信號進行高速填充。如果計數(shù)值為N,，標準計數(shù)脈沖的周期為ΔT,，則輸入信號的頻率為f，周期為T：

DACOUT是一個用來設置ADuC7128內部DDS輸出頻率的一個控制信號,，在本設計中,，當輸入信號的頻率超過30kHz時，ADuC7128內部DDS保持產(chǎn)生一個與輸入信號頻率相差30kHz的正弦波信號,，作為頻率轉換的參考信號,。

經(jīng)過混頻、低通濾波,、整形比較之后的兩路正弦波信號,，已經(jīng)變成頻率在30kHz以下的方波信號Q1和Q2。IRQ0,、IRQ1是ADuC7128的兩個中斷引腳,，分別將Q1的輸出端與ADuC7128的IRQ0引腳連接，Q2的輸出端與ADuC7128的IRQ1引腳連接,。

IRQ0用于檢測Q1信號的下降沿,，一旦Q1信號的下降沿到來時，ADuC7128內部計數(shù)器T1開始工作,，IRQ1用于檢測Q2信號的下降沿,，一旦Q2信號的下降沿到來時，ADuC7128內部計數(shù)器T1停止工作,。這樣,，計數(shù)器T1上的累計值就是兩個方波間隔的脈沖數(shù)n,，如果已知T1的計數(shù)間隔Δt'，即可知兩個方波的時間間隔Δt：

從而通過公式（8）即可計算出兩輸入信號的相位差θ,。

2.2 軟件設計

本系統(tǒng)的軟件設計主要是完成系統(tǒng)初始化,、內部數(shù)據(jù)處理、數(shù)據(jù)結果顯示等功能,。圖4是系統(tǒng)的主程序和相位測量流程圖,。

圖4 主程序和相位測量流程圖

3 測試結果與分析

兩路同頻輸入信號是由一個相位差可調節(jié)的高精度信號源產(chǎn)生。當輸入信號頻率小于30kHz時,，由ADuC7128內部計數(shù)器直接計數(shù),，經(jīng)過數(shù)據(jù)處理后得出相位差。輸入信號在進行過零比較時,，由于兩路輸入信號之間的電平不相等所引起的幅相誤差,，使得整形后產(chǎn)生的方波有所失真。圖5是兩路輸入信號為100kHz,，相位差75°的正弦波信號,，經(jīng)過頻率變換及濾波整形后，兩個信號的相位保持不變,，頻率變?yōu)?0kHz,、幅度線性變化，如圖6所示,。

圖5 兩路相位差75°的正弦波信號

圖6 兩路相位差75°的方波信號

隨機抽取四個不同頻率的輸入信號,，分別在相位差為0～150°的范圍內進行測試，測試結果見表1,。

表1 測試結果

測量結果表明該系統(tǒng)的最大測量不確定度為±0.4°,，基本滿足了預期≤0.5°的設計要求,。主要誤差源是ADuC7128內部計數(shù)器只能進行整數(shù)計數(shù),，而引起的±1的計數(shù)誤差，該誤差可以采用多次測量求平均值的軟件方法進行修正,。同時,，兩路信號通道內部硬件電路結構存在差異，也是造成測量誤差的原因,，解決此類誤差只能在設計對稱結構的硬件電路時,，盡量選用相同的元器件。

4 結論

為了解決寬頻信號相位測量精度與微處理器主頻之間的矛盾,，本文通過引入差頻變換原理,，設計出一種基于ADuC7128微處理器的寬頻帶相位測量系統(tǒng)。該系統(tǒng)能夠完成輸入信號在0～10 MHz范圍內的相位測量,，測量分辨率可達0.1°,，通過使用ADuC7128芯片內部DDS模塊,，節(jié)省了硬件成本，同時也降低了電路設計的復雜性,，增加了系統(tǒng)的可靠性,。試驗表明，該系統(tǒng)設計方案可行,、測量結果準確,。如果直接選擇主頻較高的微處理器或者通過時鐘倍頻的方法提高計數(shù)脈沖速度，在此設計方案基礎上,，就能夠進一步拓寬相位測量的頻帶,。