功率放大器是射頻發(fā)射機中的必不可少組成部分,，它的主要功能是提供整個通信系統(tǒng)在發(fā)射信號與接收信號時的運作功率,。通信系統(tǒng)中消耗能量最多的就是功率放大器，人們希望功率放大器的效率盡可能高,，這樣就減少電池的消耗,，從而延長電池的使用壽命。

　　多年來,，人們對于功率放大器的效率提高技術做了很多有價值的研究,，如自適應偏置技術、EER技術,、Doherty技術以及LINC技術等等,，這些方案雖然巧妙，但大多結構復雜,，并不適合用于便攜式通信終端的開發(fā),，本文中采用共源共柵電感對電路進行改進，從而提高功率放大器的效率,。

　　1  共源共柵電感的工作機理

　　本次功率放大器設計中使用到共源共柵（Cascode）結構,，這種共源共柵管的源極存在著較大的寄生電容，這在本次5.25GHz功率放大器的設計中是不得不考慮的,。由模擬電路知識可知：如果電路中有電容,，那么電路上的信號就要對電容進行充放電。所以共源共柵管源極的寄生電容就要從電源汲取電流進行充放電,，這樣勢必增加了額外的功耗,，從而降低了功率放大器的效率。

　　如果給這些寄生電容提供一種能量交換渠道,，使其盡可能少地從電源處汲取電流,，那么就會降低這些寄生電容對功率放大器效率的影響。根據對模擬電路的基本認識,，不難想到可以引入電感,，電感和寄生電容之間可以進行能量的交換，從而減少了寄生電容對電源處電流的依賴,，也就減少了額外功耗,，會在一定程度上提高功率放大器的效率。圖1是上述思想的具體實現,，中間的共源共柵電感是一個對稱型電感,，可以拆成兩個電感量相同的電感，他們的電感量是該對稱型電感的一半,。加入輸入信號后,，電感與共源共柵管的源極寄生電容會發(fā)生諧振,，進行能量的交換，這就降低了寄生電容充電時對電源處電流的依賴程度,。

　　本次A類兩級功率放大器設計,，原理圖中第一級加入了共源共柵電感，第二級并未添加,，主要是從版圖面積的角度考慮的,，因為電感在芯片中所占用的面積比其他元件都要大很多。此外,，在進行版圖設計時,，有意將原理圖中一個共源共柵電感拆分成兩個電感，這是為了提高電路結構的對稱性,，從而有利于功率放大器的整體性能,，關于這一點，將在后面的版圖設計中進行分析,。

圖1共源共柵電感的應用

　　2  功率放大器設計

　　放大電路如圖2所示,，電路結構為差分形式，采取兩級放大,，分別為驅動級和輸出級,。驅動級采用差分的共源共柵（Cascode）結構，可以提供適當的電壓增益,；輸出級也是差分的共源共柵結構,，在提供一定的電壓增益的同時，還提供輸出功率,，這種結構可以提高功放輸出電壓的擺幅,，從而降低對MOS管最大電流能力的要求，提高功放的效率,。兩級之間采用的耦合電容Cp和Cn在提高隔離度的同時起到級間阻抗匹配的作用,。電感Lp1、Lp2,、Ln1,、Ln2用作負載，電感Lnp用來抵消源極寄生電容對功放效率的影響,，其中Lp1、Ln1和Lnp采用工藝庫里的片上螺旋電感來實現,，而Lp2和Ln2可以采用高Q值的鍵合線電感實現,，這樣可以有效提高功放的增益，當然只要工藝條件允許,，在對增益要求不是很高的情況下,，也可以采用工藝庫里的片上螺旋電感來實現,。單路輸入信號經輸入匹配網絡由巴倫轉換成兩路信號Vpin和Vnin,放大后的兩路信號Vpout和Vnout經輸出匹配網絡由巴倫轉換成一路信號送至天線。其中,，輸入匹配采用共軛匹配以達到最大增益,，輸出匹配采用功率匹配以輸出最大功率，都是以簡單的LC匹配網絡為實現形式,，通過高頻輔助設計軟件ADS中的Smithchart來設計,。

圖2 兩級A類放大電路結構示意圖

3  仿真結果

圖3為輸出功率與功率增益的仿真結果，可以看出,，輸入1dB壓縮點(IP1dB)-9dBm對應的輸出1dB壓縮點(OP1dB)為19.7dBm;功率增益接近30dB,一般來說,，功率增益達到25dB,就算是較高的增益了，所以本方案的A類功率放大器的增益還是比較理想的,。

　　圖3 輸出功率與功率增益

　　功率附加效率是功率放大器設計中一個很重要的指標,，用來表征功率放大器的效率，關系到電池的使用壽命,。本次所設計的是A類功率放大器,，為線性功率放大器，所以功率附加效率不會高,，但是通過對電路的改進,，還是可以將功率附加效率提高一點。圖4是對功率附加效率的仿真結果,，將電路不加共源共柵電感與加共源共柵電感對功率附加效率的影響進行了對照,，可以看出，電路改進后,，功率附加效率為17.985%,比電路改進前的15.975%提高了2個百分點,，雖然不是很高，但至少說明了共源共柵電感的作用,，以后對于線性功率放大器效率的提高來說,，添加共源共柵電感就是一個很好的思路，不過,，共源共柵電感用得不好的話,，就很容易浪費芯片的面積，得不償失,。

　　圖4 電路改進前后功率附加效率的對照

　　4 版圖設計

　　本次功率放大器版圖設計使用臺積電0.18umCMOS工藝來實現,，實現平臺為Cadence公司的Virtuoso版圖設計軟件，運行環(huán)境為linux操作系統(tǒng),。

　　設計中采用了差分對,，差分對的元件數量是同等情況下單端電路的兩倍，所以差分對的版圖面積大約都是單端電路的兩倍,。人們希望輸入差分信號能夠被無失真的放大和傳輸,，也就是說,，輸入是純差分信號的話，輸出也必須是純差分信號,，為此,，在版圖設計過程當中，要特別注意對稱性的設計,。

　　圖5給出了A類功率放大器的版圖,，信號由左端輸入右端輸出，Vpin,、Vnin為輸入差分信號,，Vpout、Vnout為輸出差分信號,，Vpb1,、Vnb1為第一級放大器電路的偏置電壓引出端，Vpb2,、Vnb2為第二級放大器電路的偏置電壓引出端,，電源電壓引出端Vdd分布于整個版圖的上下兩邊，接地端gnd分布于整個版圖的左圖5A類功率放大器版圖右兩邊,?？v觀整個版圖，做到了對稱性設計,，面積約為1.3mm×1.3mm,。