基于Avalon總線的8051MCU IP核的設(shè)計
作者：王安文 倪奎 曠捷 程方敏
摘要： 本文設(shè)計了一款基于Avalon總線的8051MCU IP核,。它支持MCS-51指令集，優(yōu)化內(nèi)部的結(jié)構(gòu),，通過采用流水線技術(shù),、指令映射技術(shù),、指令預(yù)取技術(shù)、微代碼技術(shù)等極大的提高了IP核的工作速度,，使IP核在100MHz時鐘下,，能夠單周期執(zhí)行一條指令。本設(shè)計使用Modelsim軟件完成了功能仿真和時序仿真,，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發(fā)板上完成了硬件驗證,。
Abstract：
Key words :
摘 要：本文設(shè)計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集,，優(yōu)化內(nèi)部的結(jié)構(gòu),，通過采用流水線技術(shù)、指令映射技術(shù),、指令預(yù)取技術(shù),、微代碼技術(shù)等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下,，能夠單周期執(zhí)行一條指令,。本設(shè)計使用Modelsim軟件完成了功能仿真和時序仿真，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發(fā)板上完成了硬件驗證,。
關(guān)鍵詞：MCS-51,、Avalon總線,、流水線
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載,。