Libero IDE v8.4環(huán)境下的FPGA數字系統(tǒng)設計
陳進軍1，2 ，陳特放1
摘要： 詳細介紹了在Actel公司Libero集成開發(fā)環(huán)境下，利用各種集成的工具和EDA軟件進行FPGA設計的過程和方法。通過具體實例，介紹了通過混合使用VHDL硬件編程語言、SmartDesign、IP核等多種設計手段實現(xiàn)一個雙端口RAM的方法，并給出相應的仿真效果。
Abstract：
Key words :
摘 要：詳細介紹了在Actel公司Libero集成開發(fā)環(huán)境下，利用各種集成的工具和EDA軟件進行FPGA設計的過程和方法。通過具體實例，介紹了通過混合使用VHDL硬件編程語言、SmartDesign、IP核等多種設計手段實現(xiàn)一個雙端口RAM的方法，并給出相應的仿真效果。
關鍵詞：Libero IDE；FPGA；VHDL；SmartDesign；IP核；數字設計
此內容為AET網站原創(chuàng)，未經授權禁止轉載。