《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 低電壓,,高電流延時電路設計
低電壓,,高電流延時電路設計
摘要: 本電路由LM339四個電壓比較器用來產(chǎn)生時間延遲和控制在低電壓高電流輸出,。比較器的三個平行的有線駕駛中型功率PNP晶體管(2N2905或類似)這反過來又驅動高電流NPN晶體管(TIP35或類似),。
Abstract:
Key words :

本電路由LM339四個電壓比較器用來產(chǎn)生時間延遲和控制在低電壓高電流輸出,。 比較器的三個平行的有線駕駛中型功率PNP晶體管(2N2905或類似)這反過來又驅動高電流NPN晶體管(TIP35或類似),。

第四個比較器用來產(chǎn)生時間延遲后,,常閉開關打開,。兩個電阻(36K和62K)用作分壓器,,適用于大約三分之二的電池電壓三分之二的(+)比較器輸入,,或約2伏。延遲時間后,,打開開關將圍繞一個時間常數(shù)使用50uF電容和100K的可變電阻,,或約(50u * 10萬)= 5秒。時間可以通過調整電阻降低到一個較低的值或使用較小的電容器,。較長的時間可以得到一個更大的電阻或電容,。操作上更高的電壓電路,10歐姆的電阻應增加比例,,(4.5伏= 15歐姆),。

系統(tǒng)原理圖
系統(tǒng)原理圖

 

此內容為AET網(wǎng)站原創(chuàng),未經(jīng)授權禁止轉載,。