雷達(dá)回波模擬器能夠在實(shí)驗(yàn)室環(huán)境下模擬產(chǎn)生雷達(dá)實(shí)際工作中所接收到的回波信號(hào),，在雷達(dá)系統(tǒng)設(shè)計(jì)、調(diào)試,、測(cè)試,、訓(xùn)練和維護(hù)等工作中發(fā)揮著不可替代的作用[1-3]。隨著電子技術(shù)的日益進(jìn)步,，雷達(dá)系統(tǒng)正在向多模式,、多通道、高分辨等方向發(fā)展,，對(duì)模擬器的通用性,、實(shí)時(shí)性等指標(biāo)提出了更高的要求[4]。

　　模擬器通?？梢苑譃檐浖M,、硬件模擬及軟硬結(jié)合等三種實(shí)現(xiàn)方式。軟件模擬具有成本低,、靈活性強(qiáng)等優(yōu)點(diǎn),，但實(shí)時(shí)性差，一般不能直接用于雷達(dá)系統(tǒng)的實(shí)時(shí)調(diào)試和測(cè)試[5],。硬件模擬通常采用波存儲(chǔ)回放技術(shù),，實(shí)時(shí)性好，但通用性差，不能滿(mǎn)足參數(shù)復(fù)雜多變的情況[6-7],。軟硬結(jié)合方式以通用計(jì)算機(jī)為主控平臺(tái),，以高性能嵌入式處理器為運(yùn)算單元,在具有良好實(shí)時(shí)性的同時(shí)，能夠適應(yīng)復(fù)雜的仿真環(huán)境,是應(yīng)用最為廣泛的模擬方式[5,8],。
    FPGA作為高性能數(shù)字信號(hào)處理系統(tǒng)中的關(guān)鍵器件,，在雷達(dá)信號(hào)模擬中有著巨大的開(kāi)發(fā)潛能[9-11]。然而,，受制于開(kāi)發(fā)難度與開(kāi)發(fā)周期,，在傳統(tǒng)的模擬器中，F(xiàn)PGA多用于邏輯功能,、時(shí)序信號(hào)和對(duì)外接口的控制,，其強(qiáng)大的并行處理能力沒(méi)有得到充分利用。
    本文以FPGA為核心構(gòu)建了一種通用的雷達(dá)回波信號(hào)實(shí)時(shí)模擬系統(tǒng),。該系統(tǒng)采用FPGA作為回波信號(hào)模擬的運(yùn)算單元,，充分利用了FPGA資源豐富、并行處理能力強(qiáng)的特點(diǎn),，提高了系統(tǒng)的實(shí)時(shí)性,；采用System Generator開(kāi)發(fā)回波模擬程序，大大降低了開(kāi)發(fā)難度,，并顯著縮短了研制周期,。采用標(biāo)準(zhǔn)工業(yè)總線(xiàn)及模塊化設(shè)計(jì)，通用性,、兼容性和可擴(kuò)展性強(qiáng),，可以應(yīng)用于不同體制、不同規(guī)模的雷達(dá)系統(tǒng)模擬中,。
1 系統(tǒng)方案
    通用雷達(dá)回波實(shí)時(shí)模擬器（以下簡(jiǎn)稱(chēng)“模擬器”）由上位機(jī),、微波鏈路和回波模擬單元組成，系統(tǒng)框圖如圖1所示,。上位機(jī)實(shí)現(xiàn)人機(jī)交互,、系統(tǒng)控制、狀態(tài)監(jiān)視等功能,。微波鏈路包括下變頻和上變頻模塊,，用于實(shí)現(xiàn)射頻信號(hào)與中頻信號(hào)的轉(zhuǎn)換?；夭M單元完成中頻信號(hào)采集,、數(shù)字下變頻（DDC）、目標(biāo)模擬,、雜波模擬,、干擾模擬、數(shù)字上變頻（DUC）和數(shù)模轉(zhuǎn)換等操作，是整個(gè)系統(tǒng)的核心模塊,。

    模擬器遵循標(biāo)準(zhǔn)結(jié)構(gòu)規(guī)范,，采用cPCI標(biāo)準(zhǔn)總線(xiàn)，可根據(jù)實(shí)際需求擴(kuò)展系統(tǒng)規(guī)模,，為工程應(yīng)用提供了便利,。為了適應(yīng)不同速率、不同類(lèi)型的信號(hào)傳輸,，系統(tǒng)內(nèi)部采用多種互聯(lián)方式,。PCI總線(xiàn)用于傳輸控制命令及慢速信號(hào)，自定義總線(xiàn)用于高速數(shù)據(jù)流的傳輸,，同步定時(shí)總線(xiàn)用于系統(tǒng)的時(shí)序控制,，如圖2所示。

    作為模擬器的重要組成部分,，回波模擬單元以高性能FPGA為核心構(gòu)建,，用于實(shí)現(xiàn)DDC、回波模擬,、DUC等功能,；同時(shí)配以高速A/D和D/A芯片，用于信號(hào)采集與回波信號(hào)的播放,。回波模擬單元由多塊信號(hào)處理板組成,，單板的邏輯框圖如圖3所示,，F(xiàn)PGA采用2片Xilinx公司的XC6VLX240T。芯片采用40 nm技術(shù),，密度高,、功耗小，片上具有豐富的邏輯和I/O資源,，并集成了大量的信號(hào)處理單元（DSP48E）,，能夠滿(mǎn)足復(fù)雜的回波模擬運(yùn)算及對(duì)外接口的需求。兩片F(xiàn)PGA通過(guò)自定義互聯(lián)接口實(shí)現(xiàn)高速數(shù)據(jù)通信,，用于傳輸中間結(jié)果,。ADC采用ADC08D1500，最高采樣率可達(dá)1.5 GHz,，可以滿(mǎn)足中頻寬帶信號(hào)的采樣要求,。DAC采用ADI公司的AD9736，最高時(shí)鐘頻率為1.2 GHz,具有良好的輸出信號(hào)性能,。

2 FPGA模擬軟件設(shè)計(jì)與實(shí)現(xiàn)
    雷達(dá)回波信號(hào)是目標(biāo)回波,、雜波、干擾以及噪聲等疊加后的結(jié)果。不同的雷達(dá)體制,，對(duì)目標(biāo),、雜波、噪聲及干擾的建模方法有所不同,。對(duì)于雷達(dá)導(dǎo)引頭,，可以?xún)H考慮單點(diǎn)目標(biāo)，只需模擬目標(biāo)的速度,、加速度,、距離和功率等信息即可。對(duì)于復(fù)雜的高分辨雷達(dá)系統(tǒng),，則要求模擬器能夠更為細(xì)致地模擬目標(biāo)回波信號(hào),，如動(dòng)目標(biāo)、一維距離像及面目標(biāo)等,。
    圖4給出了目標(biāo)回波模擬軟件的功能框圖,。該軟件可以模擬點(diǎn)目標(biāo)以及擴(kuò)展目標(biāo)的回波信號(hào)。中頻輸入信號(hào)在完成DDC后作為回波模擬的基帶基準(zhǔn)數(shù)據(jù),，同時(shí)用于確定波門(mén)和載頻,。多普勒計(jì)算模塊根據(jù)設(shè)定的目標(biāo)運(yùn)動(dòng)信息及測(cè)頻結(jié)果計(jì)算每個(gè)目標(biāo)的多普勒頻率。波門(mén)信息與目標(biāo)延遲信息相結(jié)合,，用于確定回波信號(hào)的位置,。復(fù)乘模塊在基準(zhǔn)數(shù)據(jù)上加入延遲、多普勒調(diào)制和幅度調(diào)制后得到基帶回波數(shù)據(jù),，再經(jīng)過(guò)DUC后通過(guò)DAC播放,，即可得到中頻回波數(shù)據(jù)。
    由于信號(hào)處理板卡具有2片F(xiàn)PGA,，因此需要將上述各運(yùn)算模塊分別映射到相應(yīng)的FPGA中,。如圖4所示，第一個(gè)FPGA實(shí)現(xiàn)數(shù)字下混頻,、測(cè)頻,、延遲復(fù)乘等功能，第二個(gè)FPGA實(shí)現(xiàn)擴(kuò)展散射點(diǎn)延遲,、各點(diǎn)相對(duì)多普勒復(fù)乘,、數(shù)字上混頻等功能，產(chǎn)生一個(gè)簡(jiǎn)單目標(biāo)或一個(gè)擴(kuò)展目標(biāo),。為了降低開(kāi)發(fā)難度,、縮短開(kāi)發(fā)周期，運(yùn)算模塊均采用System Generator開(kāi)發(fā),。
　　噪聲模擬的實(shí)現(xiàn)方法如圖5所示,。首先產(chǎn)生高斯白噪聲隨機(jī)序列,，F(xiàn)FT后根據(jù)噪聲帶寬進(jìn)行加窗，得到噪聲序列的頻譜,，然后做IFFT,，得到時(shí)域模板序列。對(duì)這個(gè)模板序列進(jìn)行隨機(jī)移位疊加,，最后根據(jù)測(cè)頻結(jié)果進(jìn)行DUC,，將噪聲移到一定的載頻上。根據(jù)實(shí)際噪聲帶寬的需求,，可以選擇不同寬度的窗函數(shù),，控制調(diào)頻噪聲的帶寬。

    將上述運(yùn)算過(guò)程生成的目標(biāo)回波,、噪聲,、雜波和干擾信號(hào)疊加后，即可得到最終的雷達(dá)回波信號(hào),。
3 系統(tǒng)驗(yàn)證
    分別采用連續(xù)波信號(hào)和脈沖信號(hào)對(duì)系統(tǒng)的功能和性能進(jìn)行測(cè)試,。連續(xù)波狀態(tài)下，需要測(cè)試模擬器的輸出功率,、雜散抑制,、動(dòng)態(tài)范圍、多普勒信號(hào)控制性能等指標(biāo),。脈沖狀態(tài)下,，需要測(cè)試模擬器的模擬精度、多目標(biāo)及干擾模擬能力等指標(biāo),。
    圖7給出了連續(xù)波狀態(tài)下某典型頻率的輸出信號(hào)實(shí)測(cè)結(jié)果,。可以看出,，輸出點(diǎn)頻信號(hào)的頻率與輸入信號(hào)相差所設(shè)定的多普勒頻率，雜散電平很低,，滿(mǎn)足一般雷達(dá)系統(tǒng)的要求,。表1給出了主要指標(biāo)的實(shí)測(cè)結(jié)果，包括輸出功率,、,、雜散抑制、輸出動(dòng)態(tài)范圍,、多普勒信號(hào)頻率范圍與多普勒頻率精度等,。

    圖8給出了脈沖狀態(tài)下的輸出信號(hào)，表2給出了主要指標(biāo)的實(shí)測(cè)結(jié)果,。
    本文介紹了一種基于FPGA嵌入式系統(tǒng)的雷達(dá)回波實(shí)時(shí)模擬器,。利用FPGA資源豐富,、并行運(yùn)算能力強(qiáng)的優(yōu)點(diǎn)，提高了系統(tǒng)的集成度與實(shí)時(shí)性,；采用System Generator開(kāi)發(fā)FPGA軟件,，大大降低了開(kāi)發(fā)難度與開(kāi)發(fā)周期；通過(guò)靈活配置FPGA軟件,，可以實(shí)現(xiàn)不同體制雷達(dá)回波的模擬,，具有較強(qiáng)的通用性和擴(kuò)展性。實(shí)驗(yàn)結(jié)果表明,，該模擬器能夠滿(mǎn)足雷達(dá)系統(tǒng)半實(shí)物仿真的需求,，其相關(guān)技術(shù)代表了雷達(dá)回波模擬器未來(lái)發(fā)展的一個(gè)方向，并可應(yīng)用于其他類(lèi)型的回波模擬中,。
參考文獻(xiàn)
[1] MITCHELL R L. Radar signal simulation[M]. Norwood:Artech House, 1976.
[2] GEORGE L. Airborne radar simulation [M]. Dallas: Camber Corporation, 1996.
[3] ESKELINEN P, RUOSKANEN J. A baseband Doppler simulator for radar system development[J].IEEE Aerospace and Electronic Systems Magazine, 2006,21(1): 8-11.
[4] 李世雯. 雷達(dá)多目標(biāo)模擬器[D]. 南京: 南京理工大學(xué),2005.
[5] 徐安林. 在線(xiàn)注入式相控陣?yán)走_(dá)目標(biāo)模擬器關(guān)鍵技術(shù)研究[D]. 長(zhǎng)沙: 國(guó)防科學(xué)技術(shù)大學(xué), 2009.
[6] 王超, 李毅, 袁乃昌. 高分辨雷達(dá)目標(biāo)回波模擬器設(shè)計(jì)[J]. 系統(tǒng)工程與電子技術(shù), 2007,29(8):1268-1270.
[7] 王江展, 白雪, 潘志明,等. DRFM在機(jī)載PD雷達(dá)寬帶標(biāo)模擬器設(shè)計(jì)中的應(yīng)用研究[J]. 信息化技術(shù), 2010,36(12): 16-19.
[8] 陳志偉. 基于FPGA的線(xiàn)性調(diào)頻脈沖壓縮雷達(dá)目標(biāo)視頻信號(hào)模擬[D]. 南京: 南京理工大學(xué), 2007.
[9] 苗旺. 基于FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)[D].北京:北京理工大學(xué), 2008.
[10] 李俊杰, 何友, 宋杰. 基于FPGA嵌入式系統(tǒng)的雷達(dá)信號(hào)模擬器[J]. 嵌入式技術(shù), 2009,35(10): 45-52.
[11] 馬魁勇, 于長(zhǎng)軍, 位寅生. 基于FPGA的雷達(dá)目標(biāo)模擬器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 儀器儀表學(xué)報(bào), 2006,27(6):870-872.