《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 新品快遞 > Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

Altera 推出業(yè)界首款串行 RapidIO 2.1 IP 解決方案

2009-11-18
作者:Altera公司

altera.com.cn/">Altera (NASDAQ: ALTR) 11月18日宣布推出業(yè)界首款支持 RapidIO® 2.1 規(guī)范的知識產(chǎn)權 (IP) 內(nèi)核。Altera 的串行 RapidIO IP 內(nèi)核可支持多達四條通道,,每條通道速率為 5.0 GBaud,,從而滿足了無線市場日益增長的帶寬和可靠性需求。該 IP 內(nèi)核專門針對擁有多個嵌入式收發(fā)器的 Stratix® IV FPGA 而優(yōu)化,,并得到了Quartus® II 軟件 v9.1 的支持,。

RapidIO 2.1 規(guī)范在許多應用中均可實現(xiàn)高達 20 GBaud 速率的高性能,其中包括新一代無線基站,、高性能系統(tǒng)和 DSP 陣列 (farm),。RapidIO 2.1規(guī)范支持基于 Altera 全套串行 RapidIO 解決方案,其包括一個后向兼容 RapidIO 1.3 規(guī)范的終端 IP 內(nèi)核,、參考設計,、應用手冊,、測試平臺,,以及一些領先的數(shù)字信號處理器和開關廠商的互操作性報告。該串行 RapidIO IP 內(nèi)核已獲得 RapidIO 商會總線功能模型的質(zhì)量認可,,同時還獲得了 Altera 40-nm Stratix IV GX Stratix IV GT FPGA HardCopy® IV GX ASIC 的支持,。

 

Altera 器件產(chǎn)品市場高級總監(jiān) Luanne Schirrmeister 說:我們的許多無線客戶極為重視系統(tǒng)帶寬和可靠性,對他們而言,,串行 RapidIO 是一種頗受歡迎的接口,。將業(yè)界首款支持 2.1 規(guī)范的串行 RapidIO IP 內(nèi)核與 Altera 業(yè)界領先的 FPGA 以及收發(fā)器技術相結合,讓我們能夠從容地滿足客戶最為重視的系統(tǒng)要求,,其中包括性能,、可靠性和可擴展性。

 

價格和供貨信息

串行 RapidIO IP 解決方案是 Altera MegaCore® IP 庫的一部分,,下載并安裝Quartus II 軟件 v9.1 后即可用于評估,。如欲下載套裝 Quartus II 軟件和 MegaCore IP 庫,,請訪問下載。如欲了解串行 RapidIO IP 內(nèi)核的授權和價格信息,,請與您當?shù)氐?/span> Altera 銷售代表聯(lián)系,。有關 Altera 串行 RapidIO 解決方案的更多詳情,請訪問 RapidIO MegaCore Function,。

 

Altera簡介

Altera® 的可編程解決方案幫助系統(tǒng)和半導體公司快速高效地實現(xiàn)創(chuàng)新,,突出產(chǎn)品優(yōu)勢贏得市場競爭,。請訪問www.altera.com www.altera.com.cn ,,了解 Altera FPGACPLD ASIC 器件的詳細信息,。

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點,。轉載的所有的文章,、圖片、音/視頻文件等資料的版權歸版權所有權人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權者,。如涉及作品內(nèi)容、版權和其它問題,,請及時通過電子郵件或電話通知我們,,以便迅速采取適當措施,避免給雙方造成不必要的經(jīng)濟損失,。聯(lián)系電話:010-82306118,;郵箱:[email protected]