目前，圖像監(jiān)控系統(tǒng)大多采用PC和視頻采集卡作為系統(tǒng)主要部分,，基于嵌入式技術的圖像監(jiān)控系統(tǒng)設備在我國還只是起步階 段,，沒有成熟的產品應用。這一現(xiàn)狀的根本原因就是我國在開發(fā)這類產品時,，沒有統(tǒng)一的開發(fā)標準和共用的開發(fā)平臺,，而且沒有可靠的功能和性能測試標準，各個企 業(yè)的開發(fā)技術力量分散,，極大的影響了該類產品開發(fā)的效率和可靠性,。而制造出來的產品同國外同類產品相比，功能相差太大,，沒有競爭力,，市場基本上被國外公司 所占領。因此,，開發(fā)一個該類嵌入式系統(tǒng)勢在必行,。

系統(tǒng)總體方案

為了實現(xiàn)自動圖像報警和圖像采集，本文設計了動體檢測算法,，這是因為絕大多數(shù)情況下我們只對監(jiān)控區(qū)域中運動的物體感興 趣,，這樣可以過濾掉只包含靜態(tài)背景的圖像,，從而降低了對有限的嵌入式硬件資源的消耗,。由于活動物體大多是人,，而且這也是圖像監(jiān)控的目標，為此加入了人體信 號探測器,，用以輔助動體檢測,，以達到降低圖像報警誤報率的目的。本系統(tǒng)主要集成了圖像采集,、控制和存儲等器件或芯片，組成了以FPGA為控制核心的實時圖 像監(jiān)控系統(tǒng),。系統(tǒng)的總體方案如圖1所示,。

　　圖1 圖像監(jiān)控系統(tǒng)結構圖

系統(tǒng)工作流程為：系統(tǒng)上電后，F(xiàn)PGA從外部EEPROM自動加載程序,，I2C模塊對CIS進行初始化工作參數(shù)配置,。 CIS向FPGA輸入圖像數(shù)據(jù)信號，F(xiàn)PGA將采集的原始數(shù)據(jù)(RAW)轉換成RGB格式,，幀緩沖模塊(Frame Buffer)每次將相鄰兩幀圖像數(shù)據(jù)寫入SDRAM,，然后比較這兩幀圖像的差值，如果差值大于設定的閾值,，并且人體探測器輸出高電平,，就認為檢測到了外 界場景的運動，系統(tǒng)會自動將捕獲的圖像輸出到SD卡進行存儲,。圖2給出了系統(tǒng)的工作流程,。

　　圖2 系統(tǒng)工作流程圖

　　圖3 電源電路原理圖

系統(tǒng)硬件設計與實現(xiàn)

圖像監(jiān)控系統(tǒng)處理的數(shù)據(jù)量較大，同時還要滿足實時性要求,，因此板載電路需要選用容量較大,，速度較快的器件。本系統(tǒng)采集的 一幀圖像分辨率大小為640×480,，色深是24位,，檢測時需要在SDRAM緩存兩幀，因此SDRAM的容量必須大于1.8M字節(jié) (640×480×3×2=1843200字節(jié)),，由于每個像素位寬為24位,，同時NIOS是32位的處理器，所以SDRAM的位寬最好是32位,。外部提 供給FPGA的晶振頻率必須大于CIS的像素時鐘25MHz,。考慮到檢測算法需要較多的邏輯資源,，因此FPGA的片內LE要很豐富,，另外FPGA的管腳必 須要滿足外部器件連接的要求，在本系統(tǒng)中要實現(xiàn)所有器件的I/O口相連,，F(xiàn)PGA的I/O管腳必須大于150個,。由于電路原理圖較多,，這里只給出其中的一 部分。

主控制芯片電路

本系統(tǒng)選用的Cyclone系列FPGA器件的具體型號是EPlCl2Q240C8,。邏輯資源達12060個邏輯單元 (LE,，Logic Elements)，片內RAM的容量為239616bits,。完全可以滿足圖像采集的設計要求,。其內核供電采用1.5V、0.13um工藝,，功耗較低,。 Cyclone器件支持各種單端I/O接口標準，如3.3V,、2.5V,、1.8V、LVTTL,、LVCMOS,、SSTL。Cyclone器件具有兩個可編 程鎖相環(huán)(PLL)和八個全局時鐘線,，提供健全的時鐘管理和頻率合成功能,，實現(xiàn)最大的系統(tǒng)性能。Cyclone器件具有高級外部存儲器接口,，允許設計者將 外部單數(shù)據(jù)率(SDR)SDRAM,，雙數(shù)據(jù)率(DDR)、SDRAM和DDR FCRAM器件集成到復雜系統(tǒng)設計中,，而不會降低數(shù)據(jù)訪問的性能,。Cyclone系列FPGA器件基于一種全新的低成本架構，從設計之初就充分考慮了成本 的節(jié)省,，因此可以為價格敏感的應用提供全新的可編程的解決方案,。