隨著手機及其他便攜手持裝置的功能不斷增加,，設計的取舍平衡亦日趨精細。文本信息與網(wǎng)絡瀏覽等流行功能都要求更多的數(shù)據(jù)輸入,，而這對于傳統(tǒng)的雙音多頻 (DTMF) (0-9, #, *) 鍵盤會比較困難,。使用這種鍵盤要求多端數(shù)據(jù)輸入，輸入效率低而且容易出錯。
圖 1 – QWERTY 鍵盤（摩托羅拉 A630）
使文本輸入更為方便的一個方法是使用 QWERTY 鍵盤（見圖 1）,。這種鍵盤采用 40 個或更多按鍵,，而 DTMF 手機通常采用 12 個。當然,，多出的按鍵會使手機體積變大,，用到的電子組件也更多。
然而,，文本信息用戶可能樂意以體積換取 QWERTY 鍵盤,，因為文本輸入大為簡便了，而且兩個大拇指都可以用來輸入文本信息或數(shù)據(jù),。最近,，有些手機生產(chǎn)商已經(jīng)推出了面向文本用戶的帶 QWERTY 鍵盤的手機。
數(shù)據(jù)輸入鍵盤可以用多種方法來設計,，并無一定之規(guī),。為傳統(tǒng) DTMF 鍵盤添加更多按鍵對設計人員提出了挑戰(zhàn)，本文即討論應對這挑戰(zhàn)的一種可能解決方案,。
QWERTY 構建模塊
我們的解決方案使用 Xilinx® CoolRunner™-II CPLD" target="_blank">CPLD,；低功耗、小包裝及低成本的特點使其成為此應用的理想選擇,。
將 DTMF 轉化為 QWERTY 鍵盤需要更多按鍵,，從而需要更多通用 I/O (GPIO" target="_blank">GPIO)。例如,，DTMF 鍵盤可能只有四行三列,，而 QWERTY 鍵盤可能有多至八行八列。不過,，鍵盤的大小可根據(jù)終端系統(tǒng)的需求而定,。
通常，將處理器或 DSP 用作連接鍵盤行和列的界面（見圖 2）,。處理器對行進行掃描,，對列進行監(jiān)控，以檢測邏輯變化,。當變化發(fā)生,，即表示用戶按下了一個按鍵。知道被掃描的是哪一行,，以及哪一列的狀態(tài)發(fā)生了變化,，處理器即可推斷出按下的是哪個按鍵。
擴展 I/O
設計需要更多 I/O 的鍵盤時（QWERTY 鍵盤即為一例）,，可能會發(fā)現(xiàn)現(xiàn)有處理器沒有足夠的 GPIO,。一種可能的解決方法是,，把一個 CPLD 用作 I/O 擴展器，從而減少對處理器 I/O 數(shù)量的要求,。
圖 3 在處理器與鍵盤之間使用了一個 CPLD,，其一側連接鍵盤的行/列，另一側連接處理器的可用 GPIO,。此例中,，使用一個 CPLD 后，一個 8 x 8 的鍵盤所需要的處理器 GPIO 端口的數(shù)目與 4 x 4 的鍵盤相同（實際上還少一個）,。如果不使用 CPLD,，處理器會需要 16 個 GPIO 端口，而不是 7 個,。
掃描與編碼
除了減少處理器對 GPIO 的數(shù)量要求外,，CPLD 還可以承擔處理器的某些功能，如：對行進行掃描并對列進行監(jiān)控以檢測狀態(tài)變化,。當用戶按鍵時,，CPLD 會停止掃描，并立即生成一個編碼字,，然后發(fā)送給處理器,，告訴處理器哪個鍵按下了。因為使用了編碼字來告知處理器按下了哪個按鍵,，對處理器的 I/O 需求得以減輕,。
圖 3 – 使用 CoolRunner-II CPLD 擴展 GPIO
在圖 3 所示例子中，用 6 個位來代表編碼字,。6 個位提供 26（即 64）個不同的值,，每個值代表一個按鍵。然而,，還必須有一個值代表無按鍵被按時的狀態(tài),。因此，在此例中,，在不添加又一個 GPIO 的情況下,，實際上只有 63 個按鍵可被代表,。
處理器無需掃描鍵盤,，因為這一操作現(xiàn)由 CPLD 執(zhí)行；不過,，處理器仍需監(jiān)控其 GPIO 上的變化 – 它只是不再需要推斷哪個按鍵被按,，因為該信息編碼到一個六位字中了。
還需要用到的是開關抖動,，這可以安排在 CPLD 中或處理器中,，取決于哪個裝置有可用資源。在處理器中進行這一操作，可將 CPLD 的大小和成本降到最小,。
簡要總結此設計示例：CPLD 對鍵盤進行掃描,，檢測被按下的按鍵，然后提供一個編碼字供處理器讀取并解析,。這一功能不僅使處理器不必再承擔掃描任務,，還擴展了 GPIO 的功能。
此設計非常適合于 CoolRunner-II 32 宏單元裝置（利用率大約為 75%）,，留下 25% 空間作他用,。此外，此設計還采用了其他一些方法來減少功耗并利用 CoolRunner-II 的節(jié)能功能,。
CPLD 設計詳述
要掃描鍵盤的行,，桶式移位寄存器除一位預置為零外，其他所有位均預置為 1,。移位寄存器的每一位驅動 CPLD 上的一個輸出引腳,，后者與鍵盤的行相連。當移位寄存器開始計時時,，零位通過桶式移位器移位,，將行逐行置低，以對其進行掃描,。鍵盤的列輸入到 CPLD,，每個輸入都通過一個內(nèi)部上拉電阻上拉。
當沒有按鍵被按時,，CPLD 的所有列輸入都被動上拉至邏輯高位,。對所有的列輸入一起進行“與”操作，這時輸出端的邏輯 1 表示沒有按鍵被按,。
“與”操作的輸出用于啟動移位寄存器,。當按鍵被按下時，列與行取得連接,，按下的鍵所在的列被與該按鍵相關的行置低,。“與”操作的輸出將變?yōu)榱悖瑥亩诎存I被按下時中止移位寄存器,。
|
圖 4 – 模塊圖 |
此時,，移位寄存器將按下的鍵所在的行置低，而該鍵所在的列亦處于低位,。為了使這些信息相關聯(lián),，使用了兩個編碼器：一個用于行位（移位寄存器的輸出），另一個用于列輸入,。兩個編碼器的輸出組合起來,，就構成發(fā)送給處理器的編碼字,。圖 4 為這一操作的模塊圖。
結束語
使用 Xilinx CoolRunner-II CPLD,，獲得的是靈動的設計與低功耗,。除了 I/O 擴展之外，CPLD 還可以加入其他“粘合”功能,，如：電壓轉換,、I/O 標準轉換與輸入滯后。
由于 CPLD 為可編程,，您可以將同一裝置用于不同的鍵盤和產(chǎn)品,，而收高產(chǎn)量低成本之效?？稍倬幊痰奶攸c輔之以簡便易用的設計工具,，使您可以對設計進行晚期更改，降低風險,。
要了解此應用的詳情,，請參閱 Xilinx 應用說明，“使用 CoolRunner-II 實現(xiàn)鍵盤掃描器”,，網(wǎng)址為 www.xilinx.com/bvdocs/appnotes/xapp512.pdf,。有關 Xilinx CPLD 的詳情，請訪問 www.xilinx.com/cn/cpld/,。
作者：Mike Gulotta Xilinx FAE Xilinx, Inc. [email protected]