《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 同步D觸發(fā)器時序原理
同步D觸發(fā)器時序原理
摘要: 為了避免同步RS觸發(fā)器的輸入信號同時為1,可以在S和R之間接一個“非門”,信號只從S端輸入,,并將S端改稱為數(shù)據(jù)輸入端D,,如圖15-8所示。這種單輸入的觸發(fā)器稱為同步D觸發(fā)器,,也稱D鎖存器,。
Abstract:
Key words :

為了避免同步RS觸發(fā)器輸入信號同時為1,,可以在S和R之間接一個“非門”,,信號只從S端輸入,,并將S端改稱為數(shù)據(jù)輸入端D,,如圖15-8所示,。這種單輸入的觸發(fā)器稱為同步D觸發(fā)器,也稱D鎖存器,。

由圖可知,S=D,,R=當CP=0時,觸發(fā)器的狀態(tài)Q維持不變,。當CP=1時,,若D=1,,則S=1,,

 

R==0,故Qn+1=1,;若D=0,則S=0,,R=S=1,,故Qn+1=0。由此得到同步D觸發(fā)器的狀態(tài)轉移真值表13-6,由狀態(tài)轉移真值表可直接列出同步D觸發(fā)器的狀態(tài)方程Qn+1=D

同步D觸發(fā)器邏輯功能表明:只要向同步觸發(fā)器送入一個CP,,即可將輸入數(shù)據(jù)D存入觸發(fā)器。CP過后,,觸發(fā)器將存儲該數(shù)據(jù),,直到下一個CP到來時為止,故可鎖存數(shù)據(jù),。這種觸發(fā)器同樣要求CP=1時,D保持不變,。

同理可得同步D觸發(fā)器在CP=1時的激勵表如表13-7所示,,狀態(tài)轉移圖如圖13-9所示。

此內容為AET網(wǎng)站原創(chuàng),,未經授權禁止轉載,。