摘  要： 采用可編程邏輯器件CPLD設(shè)計(jì)一個(gè)簡易VGA視頻信號(hào)產(chǎn)生模塊,，經(jīng)過軟硬件調(diào)試,，最終在顯示器上顯示彩色方塊或線條等正確圖像。利用此原理,，可以設(shè)計(jì)更多的彩色圖像,，且可將采集的圖像進(jìn)行實(shí)時(shí)顯示，將此作為信號(hào)源,，應(yīng)用于顯示器電路的開發(fā)或某些嵌入式系統(tǒng)中,，進(jìn)行視頻設(shè)備的調(diào)試與性能分析或系統(tǒng)中信號(hào)處理模塊的調(diào)試與性能分析等。
關(guān)鍵詞： 視頻圖形陣列,；可編輯邏輯器件；VGA時(shí)序

　目前產(chǎn)生VGA時(shí)序彩色圖形主要通過FPGA設(shè)計(jì),，本文用CPLD芯片設(shè)計(jì)一個(gè)簡易VGA視頻顯示模塊,。利用CPLD完成VGA顯示控制，可以使圖像的顯示脫離傳統(tǒng)的通用處理器的控制,，從而使系統(tǒng)體積更小,，功耗更低，改進(jìn)更方便,。經(jīng)軟硬件設(shè)計(jì)與調(diào)試,，最終在顯示器上顯示彩色方塊或線條等正確圖像。利用此原理,，可以設(shè)計(jì)更多的彩色圖像,，并可將采集的圖像實(shí)時(shí)顯示，將此作為信號(hào)源,，可應(yīng)用于彩色等離子顯示器電路的開發(fā)或某些嵌入式系統(tǒng)中檢測和驗(yàn)證系統(tǒng)的性能,，因此具有重要的現(xiàn)實(shí)意義。
1  硬件設(shè)計(jì)
1．1 VGA接口
　硬件電路設(shè)計(jì)原理如圖1所示,。VGA接口有15個(gè)引腳,，定義如下：1號(hào)（紅基色），2號(hào)（綠基色）,，3號(hào)（藍(lán)基色）,，4號(hào)（地址碼）,，5號(hào)（自測試），6號(hào)（紅地）,，7號(hào)（綠地）,，8號(hào)（藍(lán)地），9號(hào)（保留）,，10號(hào)（數(shù)字地）,，11號(hào)（地址碼），12號(hào)（地址碼）,，13號(hào)（行同步）,，14號(hào)（場同步），15（地址碼）,。

1．2 CPLD器件及主要參數(shù)選擇
　可從硬件資源配置,、芯片體積、封裝形式,、使用環(huán)境,、調(diào)試難易度、產(chǎn)品出現(xiàn)年限,、使用生命力,、成本及貨源等方面選擇器件。對(duì)于CPLD器件,，Altera公司MAX II系列的EPM240T100C5芯片滿足設(shè)計(jì)需求,，內(nèi)部含有240個(gè)LE，3.3 V供電,，TQFP貼片封裝,，100個(gè)管腳，商業(yè)級(jí),，一般用于室內(nèi)消費(fèi)類電子,，溫度范圍為0～70℃。VGA接口輸入模擬電壓為0~0.7 V,，顯示器輸入阻抗為75 Ω,，通過分壓電阻網(wǎng)絡(luò)來實(shí)現(xiàn)。時(shí)鐘頻率由外部晶振提供,，本電路選用20 MHz,。
2 軟件設(shè)計(jì)
2.1 顯示接口原理[1-2]
　常見的彩色顯示器一般由CRT（陰極射線管）構(gòu)成，彩色是由R,、G,、B三基色組成。顯示采用逐行掃描的方式，陰極射線槍發(fā)出電子束打在涂有熒光粉的熒光屏上,，產(chǎn)生三基色,，合成一個(gè)色彩像素。掃描從屏幕的左上方開始,，從左到右,、從上到下逐行掃描，每掃完一行,，電子束回到屏幕的左下邊一行的起始位置,。在這期間，CRT對(duì)電子束進(jìn)行消隱,，每行結(jié)束時(shí),，用行同步信號(hào)進(jìn)行行同步，掃描完所有行,，用場同步信號(hào)進(jìn)行場同步,，并使掃描回到屏幕的左上方，同時(shí)進(jìn)行場消隱,，并預(yù)備進(jìn)行下一次的掃描,。
2.2 VGA時(shí)序控制[1]，[3-4]
　常見的圖像顯示模式參考時(shí)序數(shù)據(jù)如表1所示,。VGA接口輸入信號(hào)即紅,、綠、藍(lán)三基色信號(hào),，行同步信號(hào),、場同步信號(hào)均需要滿足上述給出的時(shí)序要求。

　若實(shí)現(xiàn)800×600SVGA（60 Hz）圖像模式,，時(shí)鐘點(diǎn)頻率為40 MHz（即像素的輸出頻率）。本設(shè)計(jì)中采用晶體頻率為20 MHz,，在這種時(shí)鐘頻率下,，圖像實(shí)際顯示的分辨率為400×600，即每行顯示400個(gè)像素,，每場顯示600行,。事實(shí)上，這400×600是顯示器的有效顯示圖像區(qū),，除了這個(gè)區(qū)域之外,，還有行消隱區(qū)及場消隱區(qū)，以實(shí)現(xiàn)行列的同步操作,。
　對(duì)于行同步信號(hào),，行頻率為1/（（3.2+2.2+20+1）μs）=37.87 kHz。行掃描時(shí)序圖轉(zhuǎn)化為像素點(diǎn),，如表2所示,。
　每行實(shí)際像素為528個(gè),，在這528個(gè)像素中，400點(diǎn)是有效顯示區(qū),，128點(diǎn)是消隱區(qū),。行同步低電平有64個(gè)脈沖。
　
　每場實(shí)際的行數(shù)為628行,，600行是有效顯示區(qū),，28行是消隱區(qū)。場同步低電平寬度是4行,。對(duì)像素進(jìn)行行計(jì)數(shù)和場計(jì)數(shù),，并在相應(yīng)的顯示區(qū)域填充不同的顏色信號(hào)。
2.3 VGA時(shí)序信號(hào)產(chǎn)生模塊設(shè)計(jì)
?。?）在Altera公司的Quartus II開發(fā)平臺(tái)下運(yùn)用Verilog HDL語言進(jìn)行編程,，根據(jù)行計(jì)數(shù)器值hcnt和場計(jì)數(shù)器的值vcnt產(chǎn)生色塊圖形。色塊顯示流程圖如圖3所示,。

3 軟件仿真與功能實(shí)現(xiàn)情況
　仿真結(jié)果如圖4所示,。程序下載經(jīng)調(diào)試后，實(shí)現(xiàn)效果如圖5所示,。

　本文采用CPLD設(shè)計(jì)并實(shí)現(xiàn)了簡易VGA視頻信號(hào)的顯示,，軟硬件調(diào)試結(jié)果驗(yàn)證了原理的正確性。電路結(jié)構(gòu)簡單,、成本低,，通過修改程序可以產(chǎn)生更多的圖像信號(hào)，以滿足不同的需要,，本設(shè)計(jì)具有一定的研究和應(yīng)用價(jià)值,。
參考文獻(xiàn)
[1] 鄭美芳，高曉蓉,，王黎,，等.基于FPGA的VGA時(shí)序彩條信號(hào)實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2009,，32（14）：90-92.
[2] 陳姚節(jié),，盧建華.基于FPGA的VGA顯示接口的研究與設(shè)計(jì)[J].交通與計(jì)算機(jī)，2005,，23（2）：47-49.
[3] 曹允.基于FPGA的VGA時(shí)序彩條信號(hào)實(shí)現(xiàn)方法及其應(yīng)用[J].電子技術(shù)應(yīng)用,，2002，28（7）：42-45.
[4] 王亮,，李正,，等.VGA漢字顯示的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J].計(jì)算機(jī)工程與設(shè)計(jì)，2009，30（2）：275-277.