隨著視頻技術(shù)的不斷發(fā)展，人們對高清數(shù)字視頻性能要求日益提升,?；诖?，2000年10月,，NI、DALAS等多家公司基于Channel Link技術(shù)推出了旨在簡化CCD和采集卡之間連接的Camera Link接口協(xié)議[1],。近年來，作為一種高速,、高精度數(shù)字?jǐn)z像頭的簡潔,、方便、靈活的串口數(shù)據(jù)和連接方式,，Camera Link接口協(xié)議在航空航天,、軍事、醫(yī)療,、工礦企業(yè)等的視頻監(jiān)控,、視頻傳輸、在線非接觸式測量等領(lǐng)域應(yīng)用廣泛[2],。

    高清晰度多媒體接口HDMI(High-Definition Multimedia Interface)協(xié)議是2002年底由日立,、飛利浦和SiliconImage等公司聯(lián)合推出的一種專用數(shù)字音視頻傳輸協(xié)議標(biāo)準(zhǔn)，在液晶顯示器,、液晶電視,、高清相機(jī)及錄像機(jī)等消費(fèi)類電子領(lǐng)域已經(jīng)成為主要的應(yīng)用標(biāo)準(zhǔn)之一[3]。該接口可傳輸高達(dá)5 Gb/s的數(shù)據(jù)帶寬,，是首個(gè)支持單線非壓縮混合信號傳輸?shù)慕涌趨f(xié)議,，可直接同時(shí)實(shí)現(xiàn)全數(shù)字高清影音信號及控制命令數(shù)據(jù)的高性能數(shù)字接口。HDMI技術(shù)不僅能提供清晰的畫質(zhì), 而且由于其音頻,、視頻采用同一電纜, 大大簡化了系統(tǒng)的設(shè)計(jì)和安裝[4],。
    在某視頻采集系統(tǒng)設(shè)計(jì)項(xiàng)目中，前端相機(jī)視頻分辨率,、視頻幀率和像素時(shí)鐘頻率分別為1 920×1 080 p@25 f/s及80 MHz,。相機(jī)視頻輸出為CameraLink接口的1-tap RGB 8 bit格式。為擴(kuò)展相機(jī)的應(yīng)用及調(diào)試方便,，要求視頻數(shù)據(jù)能夠轉(zhuǎn)換為HDMI接口輸出,。目前，在所檢索到的文獻(xiàn)范圍內(nèi),，未見相關(guān)報(bào)道,。本項(xiàng)目組基于實(shí)際需求，在不改變原有相機(jī)設(shè)計(jì)結(jié)構(gòu)的基礎(chǔ)上,，給出了結(jié)合FPGA設(shè)計(jì)技術(shù)的CameraLink-HDMI轉(zhuǎn)換器的設(shè)計(jì)方案,，完成了電路設(shè)計(jì)，并進(jìn)行了實(shí)際測試。
1 系統(tǒng)總體方案
    根據(jù)項(xiàng)目要求,，本轉(zhuǎn)換器的主要功能是接收高清彩色相機(jī)一路BASE配置的Camera Link的視頻數(shù)據(jù),，該數(shù)據(jù)為1-tap RGB 8 bit格式。在接收到視頻數(shù)據(jù)后,，由視頻接口轉(zhuǎn)換器實(shí)現(xiàn)視頻格式的轉(zhuǎn)換處理,，最后通過HDMI接口以標(biāo)準(zhǔn)的BT.1120格式輸出高清1 080 p@25 f/s的視頻信號?；诩s化,、低功耗和可靠設(shè)計(jì)的原則，要求系統(tǒng)一次電源+12 V,，并裝備備用的異步RS-422通信控制接口,，以便緊急情況下PC機(jī)對相機(jī)的控制。
    基于以上設(shè)計(jì)要求,，提出了相應(yīng)的轉(zhuǎn)換器設(shè)計(jì)方案,，如圖1所示。轉(zhuǎn)換器主要由核心處理器,、電源轉(zhuǎn)換模塊,、Camera Link輸入接口模塊、HDMI輸出接口模塊,、數(shù)據(jù)緩存模塊和異步RS-422收發(fā)串口轉(zhuǎn)換模塊等6個(gè)部分組成,。

    為滿足高集成度、低功耗和高速的設(shè)計(jì)要求,，采用FPGA作為核心處理器,，產(chǎn)生Camera Link接口模塊和HDMI接口模塊的控制時(shí)序，對它們進(jìn)行初始化配置,。Camera Link輸入接口模塊工作時(shí),，將視頻數(shù)據(jù)傳送給FPGA。由FPGA進(jìn)行視頻數(shù)據(jù)的緩存,、格式的轉(zhuǎn)換,、數(shù)據(jù)的重新組幀和發(fā)送。根據(jù)轉(zhuǎn)換器技術(shù)要求,，需要提供外部緩存以保存及處理視頻數(shù)據(jù),，所以轉(zhuǎn)換器采用外部SDRAM存儲器作為片外大容量緩存模塊。轉(zhuǎn)換器保留Camera Link接口兩對差分信號SerTc和SerTfg的接口,，可以通過FPGA與RS-422轉(zhuǎn)換模塊進(jìn)行通信,，實(shí)現(xiàn)控制信號的LVDS到RS-422的協(xié)議轉(zhuǎn)換，實(shí)現(xiàn)PC機(jī)通過RS-422接口對Cameralink相機(jī)的控制,。
2 模塊設(shè)計(jì)及器件選擇
2.1 Camera Link輸入接口模塊
    Camera Link輸入接口模塊選用NI公司的DS90CR-288A接收器芯片實(shí)現(xiàn)設(shè)計(jì),。DS90CR288A具有高速TTL接口,，低功耗，無需外部PLL器件,，滿足TIA/EIA-644 LVDS標(biāo)準(zhǔn),，采用56腳TSSOP封裝，工作溫度范圍為-10 ℃～+70 ℃[5],。它的作用是將相機(jī)輸出的4路LVDS數(shù)據(jù)流轉(zhuǎn)換為28 bit的LVCOMS/LVTTL數(shù)據(jù),，在傳輸時(shí)鐘為85 MHz時(shí)28 bit TTL數(shù)據(jù)的速率可以達(dá)到每個(gè)LVDS通道595 Mb/s,，即4路LVDS通道2.38 G/s的速度,。
2.2 HDMI接口設(shè)計(jì)
    HDMI發(fā)送接口采用ADI公司的高性能HDMI/DVI傳輸芯片AD9889B。該芯片兼容HDMI v.1.3版本,，單1.8 V供電,，視頻/音頻輸入兼容1.8 Ｖ～3.3 V，可以工作在165 MHz,，支持60幀480 i到1 080 p以及UXGA分辨率，能夠滿足技術(shù)要求[6],。該器件具有兩路可編程色度空間轉(zhuǎn)換器,，支持RGB,、YCbCr和DDR輸入方式，且支持ITU656嵌入同步方式,。
2.3 外部緩存設(shè)計(jì)
    Cyclone IV支持的外部緩存包括SDRAM、DDRII等,。方案中選用了Micron公司的SDRAM芯片MT48LC8M16-A2B,。該芯片有128 Mbit容量,、16 bit寬數(shù)據(jù)總線、4個(gè)bank,，每個(gè)bank的容量為2 Mbit[7],。設(shè)計(jì)采用了兩組SDRAM構(gòu)成乒乓結(jié)構(gòu)的外部緩存。每組由兩片16×8 Mbit的SDRAM組成,，實(shí)現(xiàn)高速大容量的圖像緩存，使外部緩存數(shù)據(jù)總線的讀寫速率達(dá)到133 MHz,，總?cè)萘窟_(dá)到512 Mbit,。
2.4 FPGA處理器設(shè)計(jì)
      實(shí)現(xiàn)高清圖像的處理需要一款高性能的控制器與處理器，與接口芯片的無縫連接也是需要重點(diǎn)考慮的因素,。因此,，轉(zhuǎn)換器的核心處理單元采用Altera公司的高性能FPGA器件Cyclone IV系列的EP4CE40F23I7芯片[8],。該芯片是Cyclone IV系列增強(qiáng)型FPGA器件，具有約40K個(gè)邏輯單元（LE）,，4組I/O Bank，核心工作電壓1.2 V,，1 134 Kbit嵌入式存儲器,，116個(gè)嵌入式18×18乘法器,，最高時(shí)鐘頻率437.5 MHz。其工作流程設(shè)計(jì)如圖2所示,。

    FPGA將CameraLink接收模塊輸出的28 bit TTL電平的數(shù)據(jù)信號和一路同步時(shí)鐘信號數(shù)據(jù)分拆,、解碼并組合為R、G,、B三路色度信號,；接收到的RGB數(shù)據(jù)經(jīng)過行緩存后，再對其進(jìn)行色度空間轉(zhuǎn)換,，轉(zhuǎn)換到Y(jié)CbCr色度空間,；之后對數(shù)據(jù)進(jìn)行下采樣，將 4：4：4采樣形式轉(zhuǎn)換為4：2：2采樣形式并利用外部SDRAM實(shí)現(xiàn)圖像幀數(shù)據(jù)的緩存,；最后,，對幀數(shù)據(jù)重新組幀后發(fā)送給HDMI接口芯片。
    FPGA還完成了RS422接口通信功能,、AD9889B HMDI發(fā)送接口芯片的I2C配置功能及一系列圖像處理功能,。設(shè)計(jì)采用自頂向下的設(shè)計(jì)方式，開發(fā)平臺為QuartusII 11.0,。
    整個(gè)FPGA的設(shè)計(jì)工程包括3個(gè)PLL,、4個(gè)FIFO（2個(gè)輸入端FIFO和2個(gè)輸出端FIFO）和7個(gè)子模塊(camera_rec，ppi,，2個(gè)sdram,，ppo，i2c_config,，avalon_i2c),。其中,，3個(gè)PLL為PLL2、PLL1和PLL0,。PLL2和PLL1都是將外部60 MHz鐘振發(fā)出的時(shí)鐘變?yōu)镕PGA需要的頻率,。PLL0主要接收來自相機(jī)Camera Link發(fā)送接口輸出的80 MHz像素時(shí)鐘。
    avalon_i2c子模塊是HDMI發(fā)送接口芯片AD9889B的I2C接口控制模塊,。camera_rec子模塊接收Camera Link接收芯片輸出的時(shí)鐘和數(shù)據(jù)信號,，輸出R、G,、B像素?cái)?shù)據(jù),，并產(chǎn)生相應(yīng)的行、幀同步信號和數(shù)據(jù)有效信號發(fā)送至ppi子模塊,。ppi子模塊產(chǎn)生控制輸入端FIFO的寫使能信號,，同時(shí)以乒乓輸入的方式,、80 MHz的速率將奇數(shù)和偶數(shù)幀數(shù)據(jù)交替地送入兩組輸入端FIFO中,。數(shù)據(jù)被寫入后，sdram子模塊被啟動,。該模塊是外部SDRAM芯片的接口控制模塊,。sdram子模塊產(chǎn)生讀使能信號rdreq控制從FIFO中讀取數(shù)據(jù)并寫入外部SDRAM。兩組sdram子模塊以乒乓操作的形式實(shí)現(xiàn)連續(xù)寫入和輸出功能,。
    而ppo子模塊通過邏輯控制產(chǎn)生rdreq1和rdreq2兩個(gè)信號,，從兩個(gè)輸出端FIFO中有數(shù)據(jù)的一個(gè)讀取數(shù)據(jù)，按照AD9889B芯片所需的接口時(shí)序輸出RGB數(shù)據(jù)和同步信號,，完成視頻輸出,。
3 仿真與測試
    FPGA最終設(shè)計(jì)的資源利用情況如表1所示。由于FPGA還完成了一部分圖像處理功能,，所以用到了嵌入式乘法器,，系統(tǒng)的最高時(shí)鐘頻率可以達(dá)到119.96 MHz，完全能夠滿足80 MHz實(shí)際使用頻率的要求,。

    系統(tǒng)測試平臺由HDMI接口顯示器,、Camera Link相機(jī)和轉(zhuǎn)接器構(gòu)成。由于尺寸要求,，最終轉(zhuǎn)接器的設(shè)計(jì)由FPGA核心電路板,、Camera Link接口電路板和HDMI接口電路板三個(gè)電路板通過直插插針連接組成，各電路板尺寸均為5 cm×5 cm,。測試結(jié)果表明,，圖像實(shí)時(shí)性達(dá)到設(shè)計(jì)要求，且顏色和圖形基本無失真,。
    利用單片F(xiàn)PGA結(jié)合外部緩存完成了Camera Link接口和HDMI接口不同視頻格式之間的轉(zhuǎn)換,，實(shí)現(xiàn)了Camera Link相機(jī)的HDMI接口擴(kuò)展功能,。實(shí)際測試結(jié)果顯示該方案設(shè)計(jì)合理、可行,。
    本設(shè)計(jì)采用了自頂向下的設(shè)計(jì)理念和IP核技術(shù),，縮短了設(shè)計(jì)周期，通過乒乓存儲結(jié)構(gòu)和流水線技術(shù),，提高了系統(tǒng)性能和資源利用率,。基于FPGA的靈活設(shè)計(jì)使系統(tǒng)還可以完成一系列擴(kuò)展功能,，為工程應(yīng)用提供了一種較好的Camera Link-HDMI接口轉(zhuǎn)換解決方案,。
參考文獻(xiàn)
[1] Camera Link specification-V1.1[EB/OL].（2004-01)[2011-03-17].http://www.machinevisiononline.org.
[2] 李志勇，袁魏華,，楊鎮(zhèn)華.基于TMS320C6711的Camera  Link相機(jī)控制的實(shí)現(xiàn)[J].電子器件,，2007，30(3)：972-975.
[3] 徐洪濤.HDMI高速數(shù)據(jù)傳輸研究與設(shè)計(jì)[D].西安：西安電子科技大學(xué),，2009.
[4] HDMI Founders.High-definition multimedia interface specification version 1.4[S].CA,，USA：[s.n.]，2009.
[5] National Semiconductor Corporation.DS90CR287/DS90CR288A  datasheet[Z].National Semiconductor Corporation,，2004.
[6] Analog Devices,，Inc..High performance HDMI/DVI transmitter AD9889B datasheet[Z].Analog Devices，Inc.,，2007.
[7] Micron Technology,，Inc..MT48LC8M16A2-SYNCHRONOUS  DRAM datasheet[Z].Micron Technology，Inc.,，2001.
[8] Altera Corporation.Cyclone IV device handbook[Z].Altera Corporation,，2012.