摘 要： 基于到達(dá)時(shí)間差（TDOA）算法,，設(shè)計(jì)了一個(gè)脈沖超寬帶（IR-UWB）室內(nèi)定位系統(tǒng)的原理驗(yàn)證樣機(jī),。主要介紹傳感器捕捉標(biāo)簽發(fā)送的IR-UWB窄脈沖，進(jìn)而測(cè)出窄脈沖到達(dá)傳感器時(shí)刻的方法,。利用FPGA中數(shù)字時(shí)鐘管理器（DCM）的相移器功能模塊（PS）構(gòu)成延遲鎖相環(huán)（DLL）,，測(cè)得到達(dá)傳感器的窄脈沖相對(duì)于同步時(shí)鐘的時(shí)刻,。原理驗(yàn)證系統(tǒng)定位精度優(yōu)于40 cm,，達(dá)到設(shè)計(jì)要求。
關(guān)鍵詞： 超寬帶,；定位系統(tǒng),；數(shù)字時(shí)鐘管理器
無(wú)線定位系統(tǒng)從信號(hào)測(cè)量技術(shù)上分為2大類：信號(hào)強(qiáng)度測(cè)量和到達(dá)時(shí)間測(cè)量。RFID各種技術(shù)（WiFi,、ZigBee,、Bluetooth）均采用測(cè)量射頻信號(hào)強(qiáng)度的方法，而無(wú)線信號(hào)強(qiáng)度容易受到障礙物等因素的嚴(yán)重影響,，因此RFID定位精度較低,。而UWB采用測(cè)量窄脈沖（1 ns）到達(dá)時(shí)間的方法，定位精度提高了一個(gè)數(shù)量級(jí),。目前UWB定位技術(shù)主要有：信號(hào)到達(dá)角度測(cè)量（AOA）技術(shù),、到達(dá)時(shí)間定位（TOA）和到達(dá)時(shí)間差定位（TDOA）等。其中,，TDOA技術(shù)是目前最為流行的一種方案,，它不需要標(biāo)簽（待定位）與傳感器（基站）的時(shí)鐘同步。
本文介紹利用FPGA捕捉IR-UWB脈沖的方法,，測(cè)出標(biāo)簽發(fā)送的脈沖到達(dá)傳感器的時(shí)刻,，得到標(biāo)簽發(fā)送的脈沖到達(dá)各個(gè)傳感器的時(shí)間差，從而進(jìn)行定位,。
1 UWB定位原理驗(yàn)證系統(tǒng)設(shè)計(jì)
1.1 定位原理系統(tǒng)方案設(shè)計(jì)
本系統(tǒng)包含IR-UWB脈沖定位和2.4 GHz RF通信兩部分,。采用2.4 GHz RF實(shí)現(xiàn)傳感器與標(biāo)簽的握手通信，標(biāo)簽發(fā)送1 ns IR-UWB（4 GHz調(diào)制）窄脈沖到各傳感器實(shí)現(xiàn)定位功能。
定位系統(tǒng)主要由4個(gè)（或以上）傳感器,、待定位標(biāo)簽以及進(jìn)行定位信息計(jì)算顯示的主機(jī)組成,，如圖1所示。主機(jī)與傳感器之間用網(wǎng)線連接進(jìn)行傳輸數(shù)據(jù),，傳感器之間用時(shí)鐘同步線（超5類屏蔽線）相連,，主機(jī)中采用時(shí)鐘延遲標(biāo)定技術(shù)進(jìn)行各個(gè)傳感器的精確同步計(jì)算。
定位系統(tǒng)算法采用到達(dá)時(shí)間差（TDOA）算法,。TDOA算法平面定位的原理是：標(biāo)簽（TAG）到兩個(gè)傳感器（Sensor）距離之差（即c×?駐t）確定一條雙曲線,，3個(gè)傳感器可得到兩條雙曲線，其交點(diǎn)即為標(biāo)簽位置[1],。
1.2 定位系統(tǒng)簡(jiǎn)單流程
定位系統(tǒng)算法采用TDOA雙曲線模型,。傳感器位置固定且已知，標(biāo)簽位置為待測(cè),。系統(tǒng)工作流程如下：
?。?）主機(jī)選擇主傳感器并給傳感器發(fā)待測(cè)標(biāo)簽ID。主傳感器廣播待測(cè)標(biāo)簽ID,，與符合ID號(hào)的標(biāo)簽完成握手通信,。
（2）待測(cè)標(biāo)簽給各傳感器發(fā)送IR-UWB定位脈沖,。
?。?）各傳感器測(cè)出相對(duì)于同步時(shí)鐘IR-UWB脈沖到達(dá)的時(shí)刻，并將時(shí)間信息送給主機(jī),。
?。?）主機(jī)計(jì)算脈沖到達(dá)各傳感器的時(shí)間差，用TDOA算法計(jì)算待測(cè)標(biāo)簽位置并顯示,。
傳感器與標(biāo)簽的握手采用2.4 GHz RF通信,，使用TI的CC2510通信芯片。采用2FSK方式,，通信速率為2.4 Kb/s,。
標(biāo)簽發(fā)送的IR-UWB脈沖為1 ns左右窄脈沖，中心頻率為4 GHz,，脈沖周期為2 μs[2],。
傳感器鎖定IR-UWB脈沖，采用30 MHz的同步時(shí)鐘在FPGA內(nèi)部DCM產(chǎn)生的32相延遲鎖相環(huán)DLL來(lái)鎖定,。采樣分辨率相當(dāng)于960 MHz的時(shí)鐘,。傳感器接收到IR-UWB脈沖后先進(jìn)行射頻檢波處理，送給FPGA進(jìn)行脈沖展寬再進(jìn)行DLL鎖定,。
2 FPGA鎖定IR-UWB脈沖方法
傳感器的射頻部分接收到IR-UWB定位窄脈沖,，檢波后得到Pulse_TTL（1 ns高電平）送給基帶FPGA處理,。FPGA首先對(duì)Pulse_TTL進(jìn)行展寬（6 ns），同步時(shí)鐘Syn_CLK利用FPGA中數(shù)字時(shí)鐘管理單元（DCM）產(chǎn)生的32相均勻延遲的時(shí)鐘構(gòu)成延遲鎖相環(huán)DLL,，DLL對(duì)已展寬的Pulse_TTL鎖定,，對(duì)鎖相環(huán)鎖定Pulse_TTL的結(jié)果進(jìn)行優(yōu)先級(jí)編碼，即最先鎖到脈沖的那一相時(shí)鐘代表了脈沖到達(dá)傳感器的時(shí)刻,，把該時(shí)刻信息通過(guò)網(wǎng)絡(luò)芯片組幀發(fā)送給主機(jī)處理,。基帶部分的結(jié)構(gòu)圖如圖3所示,。
DCM的主要功能包括：消除時(shí)鐘偏移和時(shí)鐘分配的延時(shí),；時(shí)鐘相移、分頻,、倍頻,；時(shí)鐘調(diào)整，確保50％占空比的時(shí)鐘輸出等,。
DCM與全局時(shí)鐘有著密不可分的聯(lián)系,，為了達(dá)到最小的延遲和抖動(dòng)，幾乎所有的DCM應(yīng)用都要使用全局緩沖資源,。圖5所示IBUFG+DCM+BUFG是DCM與全局時(shí)鐘buffer連接的最常用方法,。
系統(tǒng)主要利用數(shù)字時(shí)鐘管理器DCM的相移器（PS）功能模塊。DCM模塊利用CORE Generator&Architecture Wizard工具直接產(chǎn)生IP核并通過(guò)例化進(jìn)行使用,。PS調(diào)相類型分為動(dòng)態(tài)調(diào)相和固定調(diào)相,，Type設(shè)置為Valuable即為動(dòng)態(tài)調(diào)相，設(shè)置為FIXED即為固定調(diào)相,。在固定調(diào)相模式時(shí)，DCM的輸出時(shí)鐘與輸入時(shí)鐘的相位移動(dòng)值是通過(guò)設(shè)置Value確定的,，Value的取值范圍是[-255,，255]，則相位移動(dòng)范圍是輸入時(shí)鐘CLKIN周期的-255/256~+255／256,。相移器對(duì)DCM的所有9個(gè)輸出時(shí)鐘都進(jìn)行相位的偏移,。DCM的生成及設(shè)置如圖6所示。
驗(yàn)證系統(tǒng)定位精度要求優(yōu)于40 cm,，即時(shí)間分辨率1.3 ns,，需要750 MHz的等效時(shí)鐘。系統(tǒng)采用30 MHz（最大10 m室內(nèi)定位范圍）的時(shí)鐘作為同步時(shí)鐘,，由于FPGA的DCM資源限制（一塊FPGA 8個(gè)DCM）,，驗(yàn)證系統(tǒng)采用2塊FPGA（16個(gè)DCM）構(gòu)成32相DLL，等效采樣時(shí)鐘為960 MHz,。
3 系統(tǒng)測(cè)試結(jié)果和分析
系統(tǒng)選用Xilinx公司的Spartan3E系列XC3S1200E FPGA,。傳感器用2塊FPGA共16個(gè)DCM構(gòu)成32相DLL鎖定標(biāo)簽發(fā)送的IR-UWB定位脈沖,。
實(shí)際測(cè)試時(shí)，標(biāo)簽每2 μs發(fā)送一個(gè)脈沖,，將程序下載到FPGA后,，邏輯分析儀觀測(cè)結(jié)果如圖8所示，Pulse_Lock高電平時(shí)表示有效捕捉到定位脈沖,，Pulse_Ph[4：0]表示第幾相最先鎖定IR-UWB脈沖,。從圖8可以看出，2 μs捕捉一次脈沖,，第14相最先鎖定脈沖,。
進(jìn)行結(jié)果驗(yàn)證時(shí)，只使用15個(gè)DCM做30相DLL,，剩下一個(gè)DCM用同步時(shí)鐘做模擬脈沖,，脈沖相對(duì)同步時(shí)鐘的延時(shí)可自定義。如圖9所示,，CLK[14：0]為30相DLL的前15相時(shí)鐘,，d為CLK0延時(shí)后模擬脈沖，15相時(shí)鐘上升沿和下降沿分別對(duì)d脈沖鎖定,，對(duì)鎖定結(jié)果進(jìn)行優(yōu)先級(jí)編碼得到第幾相時(shí)鐘最先鎖定脈沖,，結(jié)果表示為Pulse_Ph[4：0]。將模擬脈沖仿真代碼下載到FPGA中,，用邏輯分析儀對(duì)仿真結(jié)果觀測(cè),，如圖10所示，仿真結(jié)果得到驗(yàn)證,。
本文設(shè)計(jì)了一個(gè)超寬帶（IR-UWB）室內(nèi)定位系統(tǒng)的原理驗(yàn)證樣機(jī),，為后續(xù)ASIC低功耗、高精度定位系統(tǒng)作準(zhǔn)備,。此原理驗(yàn)證系統(tǒng)利用FPGA構(gòu)成延遲鎖相環(huán)來(lái)鎖定1 ns IR-UWB窄脈沖的方法,，能較方便、準(zhǔn)確地得到脈沖到達(dá)各傳感器的時(shí)間差,。
參考文獻(xiàn)
[1] Xilinx,， Inc. Using Digital Clock Managers（DCMs）in Spartan-3 FPGAs[Z]. XAPP462（v1.1）January 5， 2006.
[2] Zhou Yuan,， LAW C L,， Xia Jingjing. Ultra low-power RFID tag with precision localization using IR-UWB[C].Microwave Symposium Digest （MTT）， IEEE MTT-S International,，5-10 June 2011.
[3] 付德龍,，黃魯，蔡力,，等.A 3-5 GHz BPSK transmitter for IR-UWB in 0.18 μm CMOS[J]. 半導(dǎo)體學(xué)報(bào),，2010,，31（9）：88-93.