《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 電源技術(shù) > 設(shè)計(jì)應(yīng)用 > 一種帶有曲率補(bǔ)償?shù)膶捿斎霂痘鶞?zhǔn)源設(shè)計(jì)
一種帶有曲率補(bǔ)償?shù)膶捿斎霂痘鶞?zhǔn)源設(shè)計(jì)
來(lái)源：電子技術(shù)應(yīng)用2013年第9期
張慶嶺,，張其營(yíng),，崔佳男,，周澤坤,，明 鑫,，張 波
電子科技大學(xué) 電子薄膜與集成器件國(guó)家重點(diǎn)實(shí)驗(yàn)室,，四川 成都610054
摘要： 在傳統(tǒng)的一階帶隙基準(zhǔn)電路的基礎(chǔ)上,，通過(guò)在電路中添加串聯(lián)電阻和NPN型二極管并與電阻并聯(lián)的方法,，實(shí)現(xiàn)高階曲率補(bǔ)償,。該電路不僅具有結(jié)構(gòu)簡(jiǎn)單,、使用器件少的優(yōu)點(diǎn)，而且還能顯著提高帶隙基準(zhǔn)的設(shè)計(jì)精度,。另外,，較寬的輸入電壓范圍(10 V～25 V)有利于此帶隙基準(zhǔn)源應(yīng)用在更寬的領(lǐng)域。仿真結(jié)果表明,，通過(guò)華虹NEC 0.35 μm BCD工藝,，使用H-spice仿真軟件對(duì)該電路仿真，在0 ℃～80 ℃溫度范圍內(nèi),，其帶隙基準(zhǔn)的溫度系數(shù)僅為0.501 ppm/℃,；在10 V～25 V輸入電壓范圍內(nèi)，輸出電壓擺幅為31.49 mV,。
中圖分類號(hào)： TN386.3
文獻(xiàn)標(biāo)識(shí)碼： A
文章編號(hào)： 0258-7998(2013)09-0057-04
Design of a wide-input band-gap voltage reference with curvature compensation
Zhang Qingling,，Zhang Qiying，Cui Jia′nan,，Zhou Zekun,，Ming Xin，Zhang Bo
State Key Lab. of Electronic Thin Films and Integrated Device, University of Electronic Science & Technology of China, Chengdu 610054,，China
Abstract： Based on the traditional first-order band-gap reference circuit, the high-order curvature compensation is achieved in this paper by adding series resistors and a NPN-diode, paralleled with a resistor. The circuit not only employs few devices, but also improves the accuracy of the band-gap voltage reference significantly. In addition, the input voltage ranges from 10 V to 25 V,，that benefits the band-gap voltage reference applied in wider areas. Based on the HHNEC_BCD350 technology and the simulation results of H-spice software, the results show that the temperature coefficient of band-gap voltage reference is 0.501 ppm/℃ from 0 ℃ to 80 ℃,，and the output voltage swing is 31.49 mV when the input voltage is from 10 V to 25 V.
Key words : high-order curvature compensation；band-gap voltage reference,；wide-input voltage

    模擬集成電路中廣泛包含著電壓基準(zhǔn)和電流基準(zhǔn)源,。提供參考電平的基準(zhǔn)源，其性能直接影響整體電路的性能穩(wěn)定,。因此,，設(shè)計(jì)寬輸入范圍、高精度,、低溫度系數(shù)的帶隙基準(zhǔn)源具有重要意義[1],。

    本文設(shè)計(jì)了一種高精度基準(zhǔn)電壓源，電路首先使用Wilder結(jié)構(gòu),，實(shí)現(xiàn)高電壓轉(zhuǎn)化為低電壓，其后為啟動(dòng)電路,，再接一個(gè)帶有高階曲率補(bǔ)償的帶隙基準(zhǔn)源,，實(shí)現(xiàn)曲率補(bǔ)償，使基準(zhǔn)具有低的溫度系數(shù),。
1 帶隙基準(zhǔn)電路
    本文提出的帶隙基準(zhǔn)電路如圖1～圖3所示,。電路由高壓轉(zhuǎn)低壓模塊、啟動(dòng)電路模塊,、帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)核心模塊3部分組成,。
1.1 高壓轉(zhuǎn)低壓模塊
    如圖1所示，本模塊所有MOS管均采用耐高壓器件,，并提出Widlar電路結(jié)構(gòu),，可以將10 V～25 V高電壓轉(zhuǎn)換為4.0 V低電壓，供給后續(xù)模塊使用[2-3],。

    (1)啟動(dòng)階段分析
    VIN電壓逐漸升高,，將會(huì)開啟MNDB1與MNDB2管，使得電流流入電阻R3與R4從而開啟三極管NPN1與NPN2,；NPN1的集電極電壓升高,，從而開啟NPN9管，并控制MNDB3管,，使SVIN電壓正確建立,。
    (2)工作原理
    電路啟動(dòng)后，NPN9為Widlor結(jié)構(gòu)電路提供負(fù)反饋,，使環(huán)路穩(wěn)定,；電容C1A提供補(bǔ)償，增加環(huán)路穩(wěn)定性,。如圖1所示,，負(fù)反饋回路使NPN1的集電極和NPN2的集電極電流相等,。對(duì)于一個(gè)雙極型器件，可以得到：
    
1.2 啟動(dòng)電路模塊
    啟動(dòng)電路的作用在于使帶隙基準(zhǔn)電路脫離簡(jiǎn)并點(diǎn),，使基準(zhǔn)電路正常上電工作[4],。如圖2所示，芯片上電時(shí),，MP1,、MP2 和MP3管開啟從而使MP4與MP5支路開啟，為基準(zhǔn)提供電流偏置,。此時(shí)基準(zhǔn)開始啟動(dòng),，啟動(dòng)階段MP10與MP11管形成差分對(duì)，比較LB4與基準(zhǔn)輸出電壓VOUT的大小,。在基準(zhǔn)建立時(shí)LB4上的VBE電壓大于基準(zhǔn)輸出電壓VOUT,，因此MN3管開啟。將LB1電位拉低,，如圖3所示,，開啟MP12、MP13和MP14管,。當(dāng)基準(zhǔn)正常工作后,，VOUT電壓比LB4電壓高，關(guān)斷MN3,，基準(zhǔn)啟動(dòng)完成,。

1.3 帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)核心模塊
    傳統(tǒng)的帶隙基準(zhǔn)只是對(duì)VBE的一次項(xiàng)進(jìn)行補(bǔ)償。這種補(bǔ)償精度較低,，一般的傳統(tǒng)的帶隙電壓基準(zhǔn)的溫度系數(shù)約為30 ppm/℃,，要是帶隙電壓基準(zhǔn)的精度繼續(xù)提高，就必須對(duì)VBE的高階進(jìn)行補(bǔ)償[5],。
    本文設(shè)計(jì)了一種補(bǔ)償簡(jiǎn)單的帶隙基準(zhǔn)電路,。該電路特點(diǎn)是器件少，占用面積小,，只需在傳統(tǒng)的帶隙基準(zhǔn)電路的基礎(chǔ)上,，利用PN結(jié)二極管的伏安特性，通過(guò)添加一個(gè)串聯(lián)的電阻R13和二極管NPN8,，再與電阻R14并聯(lián)實(shí)現(xiàn),。在補(bǔ)償電路中，晶體二極管兩端電壓被偏置在導(dǎo)通電壓0.7 V左右即可實(shí)現(xiàn)高階曲率補(bǔ)償,。
    由晶體二極管的溫度特性可知,，二極管兩端正向?qū)妷弘S著溫度的升高而略有下降，即晶體二極管正向?qū)妷壕哂胸?fù)溫度系數(shù)[6-7],。隨著溫度升高,，二極管兩端電壓相應(yīng)降低,，電阻R13兩端電壓略有上升。正是利用了晶體二極管的這種特性,，當(dāng)補(bǔ)償電流注入PTAT電流后,，抵消了電流中所含的高階非線性項(xiàng)，實(shí)現(xiàn)了高階曲率補(bǔ)償,。
    如圖3所示,，由于晶體二極管正向?qū)妷壕哂胸?fù)溫度特性，隨著溫度的提高,，晶體二極管NPN8導(dǎo)通電壓下降,，通過(guò)二極管NPN8電流發(fā)生變化，與PTPA電流相疊加,，達(dá)到高階曲率補(bǔ)償?shù)哪康摹?br/>     LB1與電路啟動(dòng)模塊相連,，啟動(dòng)完成后，與啟動(dòng)模塊斷開,。圖4所示為運(yùn)放OP1模塊,，電路采用電容CC1和調(diào)零電阻RC1串聯(lián)補(bǔ)償?shù)姆椒ǎ商岣唠娐贩€(wěn)定性,。

    下面分析圖3中電阻R13、R14及NPN型二極管對(duì)電路的補(bǔ)償作用,。與高壓轉(zhuǎn)低壓模塊分析方法類似,，電阻R9=R10，VLB5=VLB6,，由式(3)可以得到電阻R11上的電壓

  

 

 

    本文主要設(shè)計(jì)了一種輸入電壓范圍寬,、高階曲率補(bǔ)償結(jié)構(gòu)簡(jiǎn)單、溫度特性較好的帶隙基準(zhǔn)源,。在0 ℃～120 ℃溫度范圍內(nèi),，其基準(zhǔn)溫度系數(shù)為0.501 ppm/℃；在輸入10 V～25 V時(shí),，輸出電壓擺幅為31.49 mV,。從而實(shí)現(xiàn)了輸入電壓范圍較寬、精度較高的設(shè)計(jì)要求,，適用于對(duì)精度要求較高的A/D,、D/A轉(zhuǎn)換器等元件中[8]。
參考文獻(xiàn)
[1] 馮全源.帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)及過(guò)溫保護(hù)電路研究與設(shè)計(jì)[D].西南交通大學(xué),，2009.
[2] 代赟,，楊興.帶曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電流源的設(shè)計(jì)[J].物聯(lián)網(wǎng)技術(shù)，2012(2)：64-66．
[3] SANSEN W M C.Analog design essentials[M]．陳瑩梅,，譯．北京：清華大學(xué)出版社,，2007．
[4] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社,，2003.
[5] 廖敏，周瑋.一種二階曲率補(bǔ)償?shù)膸峨妷夯鶞?zhǔn)[J]．現(xiàn)代電子技術(shù),，2009．
[6] ALLEN P E,，HOLBERG D R．CMOS模擬集成電路設(shè)計(jì)(第2版)[M]．馮軍，李智群,，譯．北京：電子工業(yè)出版社,，2006．
[7] 陳星弼，張慶中.晶體管原理與設(shè)計(jì)[M].北京：電子工業(yè)出版社,，2008．
[8] 蔣師,，楊維明，周一川,，等.一種帶曲率補(bǔ)償?shù)母呔葞峨妷夯鶞?zhǔn)源[J].西安電子科技大學(xué)學(xué)報(bào),，2012(5)：39-43.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載,。