文獻(xiàn)標(biāo)識碼： A
嵌入式系統(tǒng)可以用各種微處理器代替通用計算機(jī)的CPU，實(shí)現(xiàn)既定功能并驅(qū)動顯示系統(tǒng)以方便人機(jī)交流,。早期的單片機(jī)由于低時鐘頻率(小于5 MHz)和低I/O口數(shù)量的限制,，一般只驅(qū)動像素比較少(5 000像素以內(nèi))的液晶顯示器[1-2]。近年來隨著制作工藝的發(fā)展和設(shè)計結(jié)構(gòu)的優(yōu)化[3],，單片機(jī)的最高時鐘頻率和I/O口的數(shù)量都得到了很大提高,，低耗能低電壓單片機(jī)不斷出現(xiàn)[4]，新調(diào)試技術(shù)使開發(fā)過程效率更高[5],，驅(qū)動幾千像素的液晶顯示器早已出現(xiàn),。然而，更友好的人機(jī)界面需要更高分辨率的液晶顯示器,?？疾炷壳傲餍械囊壕э@示器驅(qū)動方式可以看到，無論使用何種單片機(jī)或作為嵌入式系統(tǒng)的微處理器,，都會被液晶顯示器的驅(qū)動控制部分占據(jù)大量資源,，這就給單片機(jī)的性能帶來了巨大的挑戰(zhàn)。例如三星某顯示器模組,，分辨率為800×480,，輸入時鐘要求為32.24 MHz～48 MHz，這樣的要求使得單片機(jī)力不從心,。本文研究并開發(fā)一種面向嵌入式系統(tǒng)的通用顯示器,。它以類似于通用計算機(jī)的顯存存儲圖像數(shù)據(jù)，以FPGA控制并讀/寫顯存中的數(shù)據(jù),，控制液晶屏的驅(qū)動,。嵌入式微處理器僅需要在改變圖像時輸出數(shù)據(jù)，這樣,，其他時間便可全部空出,，用于控制其所在的自動化系統(tǒng)。
1 系統(tǒng)構(gòu)架
由于DDR SDRAM(83 MHz～167 MHz)和液晶顯示器(32.24 MHz～48 MHz)之間的時鐘周期不匹配,，F(xiàn)PGA在設(shè)計中主要起控制協(xié)調(diào)作用,。系統(tǒng)總體構(gòu)架框如圖1， 分為以FPGA為中心的控制模塊和液晶顯示模塊兩部分,。
FPGA控制模塊部分主要負(fù)責(zé)接收來自單片機(jī)的圖像數(shù)據(jù)D[5：0]和控制信號Hsys(行同步信號),、Vsys(場同步信號)和隨路傳輸?shù)妮敵鰣D像數(shù)據(jù)的時鐘信號CLK(50 MHz以下)。為了節(jié)省單片機(jī)內(nèi)部的時鐘資源和輸出口的數(shù)量,，對于18 bit彩色顯示的LCM,，F(xiàn)PGA連接單片機(jī)的圖像數(shù)據(jù)輸入口可設(shè)計為6 bit，再在FPGA內(nèi)部將接收到的數(shù)據(jù)串并轉(zhuǎn)換為18 bit數(shù)據(jù)輸出至液晶顯示模塊。因此在FPGA與單片機(jī)接口處,，每個時鐘FPGA僅接收R,、G、B三組顏色數(shù)據(jù)中的一組D[5：0],，經(jīng)過FPGA的片內(nèi)RAM緩存滿480個D[5：0]以后再一次存儲到一行DDR SDRAM中,，同時給出存儲單元的地址和各種控制信號。
硬件接口上,，由于DDR SDRAM是高速器件,，主要考慮與FPGA之間的互連。在布局布線時要求各數(shù)據(jù)線DQ和數(shù)據(jù)采樣線DQS嚴(yán)格等長,，以及采用FPGA對DDR SDRAM的專用接口,。
2 FPGA內(nèi)部模塊設(shè)計
高實(shí)時性是系統(tǒng)設(shè)計的基本要求。為統(tǒng)籌兼顧重要性各不相同的任務(wù),，一般采用時序和電路結(jié)構(gòu)優(yōu)化[6],，以及各模塊并行處理[7]實(shí)現(xiàn)。
本系統(tǒng)中,，3個主要器件都需要FPGA控制,，且控制信號較多，數(shù)據(jù)通路設(shè)計又需考慮到3個時鐘域的互相轉(zhuǎn)換和相互通信,，較為復(fù)雜,。設(shè)計采用了自頂向下的模塊化設(shè)計思路[8]，將數(shù)據(jù)通路和數(shù)據(jù)控制通路分離,，如圖2,。單獨(dú)設(shè)計控制信號模塊，并輸入數(shù)據(jù)通路模塊以控制和處理數(shù)據(jù),，使輸出的數(shù)據(jù)達(dá)到設(shè)計要求,。
2.1 數(shù)據(jù)通路設(shè)計
數(shù)據(jù)通路由如圖3所示的模塊構(gòu)成。圖中未標(biāo)注的控制信號接口與控制信號模塊相連,。
PLL(Phase Lock Loop)：鎖相環(huán)是FPGA內(nèi)部底層資源,，此處將輸入的50 MHz的時鐘通過倍頻、移相等得到系統(tǒng)所需的System clk(100 MHz,，相位偏移0°),、Write clk(100 MHz，相位偏移-90°)和LCM clk(33 MHz,，相位偏移0°),。
DQS：DQS信號控制模塊，控制與DDR SDRAM的DQS引腳相連的DQS引腳,，雙向接口在使能信號oe的控制下產(chǎn)生或接收DQS信號,，并將接收到的DQS信號移相90°以后作為FPGA內(nèi)部對DQ數(shù)據(jù)組的采樣信號。
BUFFER IN：輸入緩存模塊,，在外部時鐘和外部控制信號的作用下接收數(shù)據(jù)并緩存到片內(nèi)RAM,，每滿480個數(shù)據(jù)發(fā)出一次Ready信號，表示緩存中已存滿可占用一行DDR SDRAM存儲單元的數(shù)據(jù),。
DQ：DQ數(shù)據(jù)控制模塊,，控制與DDR SDRAM的DQ引腳組相連的DQ引腳組，雙向接口,，在使能信號oe的控制下輸出或接收DQ組數(shù)據(jù),。輸出數(shù)據(jù)時使用Write clock，輸入數(shù)據(jù)時使用DQS模塊產(chǎn)生的dqs read信號對輸入數(shù)據(jù)采樣,，并將結(jié)果輸出到下級模塊,。
BUFFER OUT：輸出緩存模塊，緩存來自DDR SDRAM的數(shù)據(jù),，并在控制信號的控制下按LCM時序輸出彩色圖像數(shù)據(jù),。
2.2 控制模塊設(shè)計
頂層控制信號模塊由CONTROL模塊和LCM DRIVEN模塊兩部分構(gòu)成，如圖4所示,。主要負(fù)責(zé)各模塊之間的通信,，產(chǎn)生控制信號控制數(shù)據(jù)的流向，向各器件輸出控制信號等,。
CONTROL：控制模塊,，為DDR SDRAM分配讀、寫時間：以200 MHz的數(shù)據(jù)率在讀時間段讀出5行DDR SDRAM中的數(shù)據(jù),，緩存到BUFFER OUT,，再以33 MHz的速度讀出并輸出到LCM；在寫時間段探測數(shù)據(jù)通路中的BUFFER IN中的數(shù)據(jù)是否緩存完成,，若完成則產(chǎn)生信號開始對DDR SDRAM寫入數(shù)據(jù),。在DDR SDRAM的讀寫過程中根據(jù)需要產(chǎn)生DDR SDRAM控制信號、讀寫行列地址信號,，為驅(qū)動LCM產(chǎn)生控制信號：行,、場同步信號(Hsys LCM、Vsys LCM),，數(shù)據(jù)有效信號(DE LCM),。
LCM DRIVEN：LCM驅(qū)動模塊，輸入LCM的控制信號,，產(chǎn)生LCM驅(qū)動所需的各種控制信號,，并輸出到FPGA的I/O，結(jié)合外圍電路,，驅(qū)動LCD,。
3 實(shí)現(xiàn)結(jié)果
數(shù)據(jù)接口利用Altera公司專用SignalTapⅡ邏輯分析儀驗證,。圖5、圖6是用邏輯分析儀截取的芯片運(yùn)行時在各引腳或邏輯單元處的實(shí)時波形圖,。圖5表示數(shù)據(jù)輸入FPGA直到進(jìn)入DDR SDRAM的數(shù)據(jù)通路部分,。數(shù)據(jù)輸入經(jīng)緩沖模塊后按照進(jìn)入FPGA的順序，分奇偶兩路(Qj,、Qo)進(jìn)入DQ接口模塊,，并合并成一路雙倍速經(jīng)DQ端口輸出FPGA。該過程同時輸出CAS,、RAS,、WE等命令信號和地址信號(ADDR)。由于設(shè)定了邏輯分析儀以系統(tǒng)時鐘100 MHz速率采樣各信號,，因此對于數(shù)據(jù)率是200 MHz的DQ雙向口,，該采樣信號只能間隔一個數(shù)據(jù)采樣一次，而不能完全反映出DQ輸出口的數(shù)據(jù)率,。
圖6表示數(shù)據(jù)讀出DDR SDRAM進(jìn)入FPGA經(jīng)緩沖輸出FPGA的數(shù)據(jù)通路部分,。DDR SDRAM在CAS、RAS,、WE等命令信號和地址信號(ADDR)控制下,，將對應(yīng)地址存儲單元的數(shù)據(jù)以200 MHz的雙倍數(shù)據(jù)率經(jīng)DQ雙向I/O口輸入FPGA，并經(jīng)DQ接口模塊轉(zhuǎn)換為100 MHz的單倍數(shù)據(jù)率,，分兩路輸出(inst9,、inst10)。經(jīng)輸出緩沖模塊緩存后,，再轉(zhuǎn)換為LCM模塊所需的時鐘頻率33.33 MHz,，并行輸出FPGA。類似的,，由于邏輯分析儀以系統(tǒng)時鐘100 MHz速率采樣,，DQ輸入口的數(shù)據(jù)率在圖中不能完全反映出來。
至此,，數(shù)據(jù)經(jīng)過了設(shè)計中所有為其設(shè)置的模塊和接口,，包括輸入接口、輸入緩沖模塊,、DQ/DQS接口,、輸出緩沖模塊和輸出接口。
設(shè)計ARM輸出數(shù)據(jù)時鐘是0.3 MHz,，隨著數(shù)據(jù)逐漸經(jīng)片內(nèi)輸入緩存輸入DDR SDRAM替換掉原有數(shù)據(jù),，對應(yīng)在屏上的圖像也逐漸被替換，該驗證過程說明DDR SDRAM在過程中起到了幀存儲器的作用,，設(shè)計的系統(tǒng)與預(yù)期要求相符,。
該顯卡系統(tǒng)以單片DDR SDRAM為顯示存儲器存儲圖像數(shù)據(jù),，以FPGA為控制中心，嵌入式系統(tǒng)僅需通過I/O口在需改變圖像時輸出一幀數(shù)據(jù)至顯卡,，不需實(shí)時提供數(shù)據(jù)流和各種顯示器控制信號,，從而使嵌入式微處理器有足夠的時間控制其所在的自動化系統(tǒng)。
設(shè)計采用800×480分辨率液晶顯示器為圖像輸出設(shè)備,，具有面向微處理器的通用接口，可匹配數(shù)據(jù)輸出時鐘頻率50 MHz以下的微處理器,。由于系統(tǒng)圖像數(shù)據(jù)來自單片機(jī),，因此分立的系統(tǒng)沒有數(shù)據(jù)來源，為了驗證設(shè)計的正確性,，驗證步驟里采用了周立功單片機(jī)有限公司的EasyARM2131開發(fā)板驗證設(shè)計結(jié)果,。驗證結(jié)果表明，設(shè)計達(dá)到了預(yù)期要求,。
參考文獻(xiàn)
[1] KWOK L H,，HO S.A unique application specific MCU for handheld data bank and terminals.Consumer Electronics. 1989，35(8)：654-659.
[2] 趙志衡,，馬金海,，李文清，等.89C51與液晶模塊MSCG12864的接口設(shè)計.微處理機(jī),，2006,，06：12-17.
[3] HU Yue Li，CAO Jia Lin,，RAN Feng,，et al.Design of a high performance microcontroller.High Density Microsystem Design and Packaging and Component Failure Analysis，2004.HDP′04.Proceeding of the Sixth IEEE CPMT Conference on.Proceeding of HDP′04：25-28.
[4] CHANG K L,，GWEE C B.A low-energy low-voltage asynchronous 8051 microcontroller core.Circuits and Systems,，2006.ISCAS 2006.Proceedings.2006 IEEE International Symposium on.ISCAS 2006：3181-3184.
[5] HU Yue li，XIONG Bing.Design of an embedded on-chip debug support module of a MCU.High Density Microsystem Design and Packaging and Component Failure Analysis,，2006.HDP′06.Conference on.Proceeding of HDP′06：5-8.
[6] CONG J,，MINKOVICH K.Optimality study of logic synthesis for LUT-Based FPGAs.Computer-Aided Design of Integrated Circuits and Systems.Computer-Aided Design of Integrated Circuits and Systems，IEEE Transactions on,，2007,，26(2)：230-239.
[7] 龔大年，何蕓,，曹志剛.視頻信號處理器的并行結(jié)構(gòu)綜述及分類.電子學(xué)報,，2000，28(7)：96-101.
[8] CILETTI M D.Advanced digital design with the verilog HDL. Publishing House of Electronics Industry,，2006：74-79.