《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 高端訪談 > Altera 28nm FPGA突破帶寬瓶頸應(yīng)對云計算時代

Altera 28nm FPGA突破帶寬瓶頸應(yīng)對云計算時代

2010-06-12
作者: 木 易

Altera公司產(chǎn)品及企業(yè)市場副總裁
Vince Hu先生

    Altera繼今年2月公布了28 nm新工藝上的三大創(chuàng)新技術(shù):嵌入式HardCopy模塊,、部分重新配置和28 Gbps收發(fā)器技術(shù)后,,于4月20日發(fā)布基于28 nm的Stratix V系列FPGA,。
    “從移動互聯(lián)網(wǎng)的演進趨勢,,3G網(wǎng)絡(luò)、光纖到戶,、高清視頻,、云計算等,每年對帶寬需求的增長在50%以上,;骨干網(wǎng)上40 G,、100 G系統(tǒng)應(yīng)用越來越多,很快會演進到400 G系統(tǒng),;數(shù)字影院和軍事信息系統(tǒng),、醫(yī)療等應(yīng)用對成本和功耗、帶寬提出了更多的要求,。”如何迅速提高系統(tǒng)帶寬并能同時滿足嚴格的功耗和成本要求呢,?在4月20日的Stratix V FPGA發(fā)布會上,,Altera公司產(chǎn)品及企業(yè)市場副總裁Vince Hu先生說,,“針對客戶所面臨的帶寬挑戰(zhàn),Stratix V FPGA系列不是單純將工藝從40 nm過渡到28 nm,,而是超越摩爾定律,,創(chuàng)造性地采用28 nm新工藝上的三大創(chuàng)新技術(shù)。”
    Stratix V FPGA系列采用TSMC 28 nm高性能(HP)工藝進行制造,,相比其他工藝,,總性能提高了35%,,功耗降低了30%,可獲得更高的模擬收發(fā)器性能,。
    Stratix V性能的提高主要體現(xiàn)在I/O,、內(nèi)核、成本和功耗上,。Stratix V FPGA系列包括四種型號產(chǎn)品:Stratix V GT集成28 Gb/s收發(fā)器,,面向100 G以上系統(tǒng);Stratix V GX面向需要寬的數(shù)據(jù)收發(fā)器應(yīng)用,,支持600 Mb/s至12.5 Gb/s收發(fā)器,;Stratix V GS適用于高性能數(shù)字信號處理(DSP)應(yīng)用;Stratix V E適用于ASIC原型開發(fā)和仿真以及高性能計算應(yīng)用的高密度FPGA,。
高帶寬I/O
    Stratix V FPGA最高含有66個高性能,、低功耗12.5 Gb/s收發(fā)器,支持3 G,、6 G和10 G協(xié)議以及電氣
標(biāo)準(zhǔn),,滿足兼容性要求,例如,,10 G/40 G/100 G,、Interlaken和PCI Express( PCIe) Gen 3、Gen2,、Gen 1,。VinceHu先生說:“由于Stratix V嵌入了HardCopy模塊,上述協(xié)議的演進和改變只需3~6個月的時間即可完成,。嵌入式HardCopy模塊幫助用戶縮短了設(shè)計面市時間,,同時降低了成本和功耗。對于Altera而言,,這一創(chuàng)新使其能夠面向特定市場迅速開發(fā)不同型號的產(chǎn)品,。”
    Stratix V FPGA還支持與10 G背板(10GBASE-KR)和光模塊的直接鏈接。Stratix V GT FPGA的28 Gb/s收發(fā)器設(shè)計用于滿足CEI-28G規(guī)范,。除了收發(fā)器帶寬,,Stratix V FPGA還包括一個7×72位1 600 Mb/s DDR3存儲器接口,以及所有I/O上的1.6 Gb/s LVDS通道,。
高性能內(nèi)核
    Altera對Stratix V FPGA內(nèi)核體系結(jié)構(gòu)進行了改進,,提高了面積和邏輯效率以及系統(tǒng)性能。包括:(1)新的自適應(yīng)邏輯模塊(ALM)體系結(jié)構(gòu),,在最大的器件中額外增加了800 K寄存器,,提高了邏輯效率。ALM體系結(jié)構(gòu)適用于需要大量流水線和寄存器的設(shè)計。(2)含有M20K模塊的增強嵌入式存儲器結(jié)構(gòu),,提高了面積效率,,性能更好。(3)業(yè)界第一款精度可變DSP模塊,,在視頻處理,、無線、醫(yī)療和軍事應(yīng)用中,,可根據(jù)用戶需求調(diào)整DSP精度,,以提高性能,并適合做浮點運算,。(4)設(shè)計人員可以重新配置部分FPGA,,而其他部分仍然正常運行。
功耗和成本
    Stratix V FPGA采用Altera第三代可編程功耗技術(shù),、更低的內(nèi)核電壓,、定制最底層的三極管,總功耗比前一代降低30%,。對于28 Gb/s收發(fā)器,,每個通道低達200 mW。HardCopy V ASIC可以實現(xiàn)50%的功耗降低,。
    Altera將于2011年第一季度開始發(fā)售Stratix V FPGA樣片,,并采取和40 nm一樣的激進營銷策略,以爭取客戶,,搶占市場,。VinceHu這樣解釋:“客戶對Altera  28 nm創(chuàng)新技術(shù)反應(yīng)良好,非常期待新產(chǎn)品的信息,,而Altera將在今年二季度提供最新的軟件產(chǎn)品供客戶做新產(chǎn)品的開發(fā),,考慮到復(fù)雜系統(tǒng)設(shè)計的周期為3~6個月,現(xiàn)在與業(yè)界分享Altera在28 nm工藝的新產(chǎn)品是一個合適的時機,,以便客戶提早做新平臺上的規(guī)劃,。”
    對于前段時間Xilinx宣布與TSMC合作,Vince Hu說:“這正說明了Altera與TSMC的合作非常成功,。Altera與TSMC超過17年的合作,,開發(fā)了好幾代產(chǎn)品,因此,,TSMC與Xilinx的合作應(yīng)該不會對我們有任何影響,。Xilinx仍會延用多個代工廠的策略,而Altera的所有產(chǎn)能都在TSMC,,TSMC對Altera的關(guān)注度會高許多,。雙方從總體開發(fā)能力、良品率上都有很寶貴的經(jīng)驗,,這對Altera推出28 nm新品有很多的幫助,,使Altera對于28 nm FPGA如期量產(chǎn)充滿信心。”

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載,。