在一個電路系統(tǒng)中,時鐘是必不可少的一部分,。時鐘電路相當關(guān)鍵,,在電路中的作用猶
如人的心臟的作用,如果電路系統(tǒng)的時鐘出錯了,,系統(tǒng)就會發(fā)生紊亂,,因此在PCB 中設(shè)計
一個好的時鐘電路是非常必要的,。
我們常用的時鐘電路有:晶體,、晶振、時鐘分配器,。有些IC 用的時鐘可能是由主芯片
產(chǎn)生的,,但追根溯源,還是由上述三者之一產(chǎn)生的,。接下來結(jié)合具體實例,,說明時鐘電路布
局、布線的原則和注意事項,。
晶體
PCB 中常用的晶體封裝有:2 管腳的插件封裝和SMD 封裝,、4 管腳的SMD 封裝,常見
封裝如下圖:
2 管腳PTH 2 管腳SMD 封裝 4 管腳SMD 封裝
盡管晶體有不同的規(guī)格,,但它們的基本電路設(shè)計是一致的,,因此PCB 的布局、布線規(guī)
則也是通用的,?;镜碾娐吩O(shè)計如下圖:
從電路原理圖中可以看出,電路由晶體+2 個電容組成,,這兩個電容分別為增益電容和
相位電容,。
晶體電路布局時,,兩個電容靠近晶體放置,布局效果圖如下:
布線時,,晶體的一對線要走成類差分的形式,,線盡量短、且要加粗并進行包地處理,,效
果如下圖:
上述的是最基本和最常見的晶體電路設(shè)計,,也有一些變形設(shè)計,如加串阻,、測試點等,,
如下圖,設(shè)計思路還是一致的:
結(jié)合上述,布局應(yīng)注意:
1. 和IC 布在同一層面,,這樣可以少打孔,;
2. 布局要緊湊,電容位于晶體和IC 之間,,且靠近晶體放置,,使時鐘線到IC 盡量
短;
3. 對于有測試點的情況,,盡量避免stub 或者是使stub 盡量短,;
4. 附近不要擺放大功率器件、如電源芯片,、MOS 管,、電感等發(fā)熱量大的器件;
布線應(yīng)注意:
1. 和IC 同層布局,,同層走線,,盡量少打孔,如果打孔,,需要在附近加回流地孔,;
2. 類差分走線;
3. 走線要加粗,,通常8~12mil;由于晶體時鐘波形為正弦波,,所以此處按模擬設(shè)計
思路處理;
4. 信號線包地處理,,且包地線或者銅皮要打屏蔽地孔,;
5. 晶體電路模塊區(qū)域相當于模擬區(qū)域,盡量不要有其他信號穿過,;
晶振
相比于晶體電路,,晶振是有源電路,主要由三部分組成:晶振+電源濾波電路+源端匹
配電阻:常見電路設(shè)計如下圖:
布局布線效果圖如下:
布局,、布線總結(jié):
1. 濾波電容靠近電源管腳,,遵循先大后小原則擺放,,小電容靠得最近;
2. 匹配電阻靠近晶振擺放,;如果原理圖中沒有這個電阻,,可建議加上;
3. 附近不要擺放大功率器件,、如電源芯片,、MOS 管、電感等發(fā)熱量大的器件,;
4. 時鐘線按50 歐姆阻抗線來走,;如果時鐘線過長,可以走在內(nèi)層,,打孔換層處加回
流地孔,;
5. 其他信號與時鐘信號保持4W 間距;
6. 包地處理,,并加屏蔽地孔,;
時鐘分配器
時鐘分配器種類比較多,在設(shè)計時保證時鐘分配器到各個IC 的距離盡量短,,通常放在
對稱的位置,,例如:
時鐘分配器電路:
PCB 設(shè)計如下圖:
布局、布線總結(jié):
1. 時鐘發(fā)生電路要靠近時鐘分配器,,常見的時鐘發(fā)生電路是晶體,、晶振電路;
2. 時鐘分配電路放置在對稱位置,,保證到各個IC 的時鐘信號線路盡量短,;
3. 附近不要擺放大功率器件,、如電源芯片,、MOS 管、電感等發(fā)熱量大的器件,;
4. 時鐘信號線過長時,,可以走在內(nèi)層,換層孔的200mil 范圍內(nèi)要有回流地過孔,;