0 引言

    隨著當(dāng)今電子產(chǎn)品向小型化和智能化方向發(fā)展,，電子設(shè)備對(duì)電源的需求變得多樣化和復(fù)雜化。相比于線性電壓調(diào)整器的大體積和低效率,，DC-DC轉(zhuǎn)換器的效率高,、體積小、可靠性高等特點(diǎn)使其被廣泛用于電源系統(tǒng),，并且成為超大規(guī)模集成電路系統(tǒng)不可或缺的一部分,。

    依照拓?fù)浣Y(jié)構(gòu)不同，DC-DC轉(zhuǎn)換器可以分為升壓型(Boost),、降壓型(Buck),、升降壓型(Buck-Boost)，依照調(diào)制模式的不同可以分為脈沖寬度調(diào)制(PWM),、脈沖頻率調(diào)制(PFM),、混合調(diào)制模式(PWM/PFM)^[1]。

    在DC-DC轉(zhuǎn)換器中,，誤差放大器是其中非常重要的電路模塊,，是系統(tǒng)成功的保證。本文在保持電流模式DC-DC轉(zhuǎn)換器的性能和系統(tǒng)穩(wěn)定性的基礎(chǔ)上,，設(shè)計(jì)了一款滿足需求的高性能誤差放大器,。

1 DC-DC變換器控制原理

    電流模式DC-DC轉(zhuǎn)換器控制拓?fù)淙鐖D1所示。電路主要包括PWM控制電路,、功率管(M1,、M2)、電感,、電容,、反饋電阻,。PWM控制電路主要包括誤差放大器、斜坡補(bǔ)償,、PWM電流比較器,、振蕩器、軟起動(dòng)電路,。

    誤差放大器通過(guò)反饋電阻檢測(cè)輸出電壓的變化,，與基準(zhǔn)產(chǎn)生的V_ref進(jìn)行比較，得到誤差放大信號(hào)V_ea,，V_ea與振蕩器產(chǎn)生的鋸齒波信號(hào)通過(guò)斜坡補(bǔ)償電路得到斜坡電流信號(hào),。R_sense檢測(cè)輸出電感電流，與斜坡電流信號(hào)疊加之后作為PWM比較器的輸入,，產(chǎn)生占空比可變的PWM信號(hào),，再經(jīng)過(guò)驅(qū)動(dòng)模塊控制功率管的通斷，從而實(shí)現(xiàn)電流模式DC-DC控制器反饋回路的控制,，穩(wěn)定輸出電壓,。

2 誤差放大器電路

    本文在傳統(tǒng)OTA的基礎(chǔ)上進(jìn)行改進(jìn)，提出一種更滿足變換器需求的高性能誤差放大器,。相比于傳統(tǒng)的OTA結(jié)構(gòu),，該誤差放大器在結(jié)構(gòu)上主要有以下特點(diǎn)：(1)采用電流抵消技術(shù)^[2]來(lái)提高增益；(2)跨導(dǎo)恒定,；(3)電路輸入級(jí)采用偏置電流消除結(jié)構(gòu),；(4)寬的輸入共模電壓范圍；(5)包含軟起動(dòng)電路,。具體電路實(shí)現(xiàn)如圖2所示,。

    基于低失調(diào)電壓考慮，該誤差放大器采用對(duì)稱差分結(jié)構(gòu),，主要由三部分(差分輸入級(jí),、電流鏡輸出級(jí)、尾電流偏置級(jí))實(shí)現(xiàn),。

    差分輸入級(jí)由Q2～Q6,、R1～R4、M5～M14組成,。將Q2～Q4 3個(gè)源隨器作輸入端可以擴(kuò)大輸入共模范圍,，具體過(guò)程如下：當(dāng)轉(zhuǎn)換器上電時(shí)V_fb和V_ss比較小，此時(shí)ctrl開啟,，M5,、M6、M13、M14電流流過(guò)R1,、R2,，抬高Q5、Q6基極電壓,，保證其正常工作,，從而提高了共模下限范圍。并將差分輸入對(duì)管Q5,、Q6的M值設(shè)為2,，采用同質(zhì)心結(jié)構(gòu)，可以提高匹配度,，進(jìn)一步減小失調(diào)電壓。

    R3和R4的作用是使電路輸入跨導(dǎo)可以精確控制,，設(shè)R3=R4=R,，g_m5R>>1，則輸入級(jí)跨導(dǎo)g_m為：

    由于電阻阻值大小易于控制,，這樣可以方便控制g_m的大小,，以控制輸出電流的能力。

    輸入級(jí)負(fù)載采用4個(gè)PMOS管M9～M12組成的交叉結(jié)構(gòu),，其作用有：(1)可以構(gòu)成正反饋結(jié)構(gòu),，加速電路響應(yīng)時(shí)間。具體實(shí)現(xiàn)過(guò)程如下：假如V1點(diǎn)有個(gè)電壓降低,，則M11電流會(huì)增加,，V2電壓上升，M10電流減小,，進(jìn)一步使V1降低,，從而加快電路反應(yīng)速度。(2)可以看成將一組正向和一組負(fù)向二極管的連接,，以實(shí)現(xiàn)其等效電阻從1/g_m到無(wú)窮大之間的任意阻值：

    誤差放大器的尾電流偏置級(jí)由M22～M27組成,，采用Self-Cascode結(jié)構(gòu)，相比于單管,，可以節(jié)省面積,，提高輸出阻抗。

    由前面分析可得,，該誤差放大器差模增益為：

    可見,，如果M18和M20、M19和M21匹配,，則電路的CMRR和PSRR將會(huì)趨于無(wú)窮大,。而實(shí)際值是有限的，主要原因是電路中器件的不匹配,。如果提高器件匹配度,，則可提高CMRR,、PSRR值。

    考慮到誤差放大器的輸入是帶隙基準(zhǔn)通過(guò)電阻網(wǎng)絡(luò)分壓得到的基準(zhǔn)電壓V_ref,，為了消除基極電流對(duì)基準(zhǔn)分壓網(wǎng)絡(luò)的影響,，電路的輸入級(jí)利用了輸入偏置電流消除結(jié)構(gòu)^[3]。在圖2中,，三極管Q1和Q2發(fā)射極電流大小相等,，其基極電流也相等，通過(guò)M2和M3的等比例鏡像關(guān)系,，Q2的基極電流完全流過(guò)M3,，因此沒有基極電流流過(guò)基準(zhǔn)電壓分壓網(wǎng)絡(luò)，從而不會(huì)影響基準(zhǔn)的分壓精度,。

    另外,，該誤差放大器包含軟起動(dòng)電路(由M5、M6,、M21,、M22、C1組成),，可以使在上電過(guò)程中控制參考電壓緩慢變化,，則輸出電壓也可以隨參考電壓緩慢變化，從而消除浪涌電流的出現(xiàn),。

    軟起動(dòng)時(shí)間為：

3 系統(tǒng)補(bǔ)償電路的實(shí)現(xiàn)

    誤差放大器為DC-DC環(huán)路提供一個(gè)高增益級(jí),，改善了系統(tǒng)的線性調(diào)整率和負(fù)載調(diào)整率，并且其輸出級(jí)是一個(gè)高阻節(jié)點(diǎn),。因此考慮到整個(gè)環(huán)路的穩(wěn)定性,，在誤差放大器的輸出加入補(bǔ)償網(wǎng)絡(luò)，使系統(tǒng)的主極點(diǎn)在帶寬范圍內(nèi),?？紤]到是電流模式^[4]控制，采用補(bǔ)償方式如圖3所示,。

    補(bǔ)償網(wǎng)絡(luò)傳輸函數(shù)為：

    可見補(bǔ)償網(wǎng)絡(luò)引進(jìn)一個(gè)零點(diǎn)f_z1和一個(gè)極點(diǎn)f_p1,，誤差放大器的輸出電阻產(chǎn)生一個(gè)極點(diǎn)f_p2。

    考慮到C1遠(yuǎn)大于C2,，所以主極點(diǎn)為：

    為了DC-DC環(huán)路的穩(wěn)定,，在設(shè)計(jì)時(shí)可以用補(bǔ)償網(wǎng)絡(luò)引入的零點(diǎn)f_z1去補(bǔ)償輸出級(jí)產(chǎn)生的主極點(diǎn)，從而確定補(bǔ)償網(wǎng)絡(luò)的參數(shù),。

4 仿真結(jié)果及分析

    本文設(shè)計(jì)是基于CSMC 0.5 μm BCD工藝庫(kù),，使用Candance Specture進(jìn)行仿真，仿真條件為25 ℃下全典型模型。

    圖4給出了該誤差放大器頻率特性的仿真,。由圖可以看出,，在低頻時(shí)該誤差放大器的差模放大倍數(shù)為Av=56 dB，共模放大倍數(shù)為Ac=-50 dB,，所以有共模抑制比CMMR=106 dB,，滿足本設(shè)計(jì)中對(duì)誤差放大器高CMMR的設(shè)計(jì)要求。

    PSRR的仿真結(jié)果如圖5所示,，在低頻段,，誤差放大器的放大倍數(shù)為56 dB，電源到誤差放大器輸出放大倍數(shù)為-73 dB,，因此,，PSRR=129 dB。隨著頻率增加,，PSRR開始降低,，當(dāng)頻率達(dá)到44.58 MHz時(shí)，PSRR降到0 dB,。在誤差放大器工作范圍內(nèi)，滿足系統(tǒng)對(duì)PSRR的要求,。

    表1給出了相同應(yīng)用下的不同誤差放大器的共模抑制比和電源抑制比的仿真結(jié)果對(duì)比,，可以看出本文設(shè)計(jì)的誤差放大器具有更高的共模抑制比和電源抑制比，性能更好,。

5 結(jié)論

    本文提出一種應(yīng)用于BUCK型DC-DC控制器的高性能誤差放大器,，并給出了一種環(huán)路補(bǔ)償方案。該誤差放大器具有高的共模抑制比和高的電源抑制比,?；贑SMC 0.5 μm BCD工藝庫(kù)的仿真結(jié)果表明，該誤差放大器的共模抑制比為106 dB,，電源抑制比為129 dB,。對(duì)比可以發(fā)現(xiàn)，該設(shè)計(jì)性能更好,，更能滿足DC-DC轉(zhuǎn)換器的系統(tǒng)需要,。

參考文獻(xiàn)

[1] 王水平，于建國(guó),，宣宗強(qiáng),，等.DC/DC變換器集成電路及應(yīng)用[M].西安：西安電子科技大學(xué)出版社，2005.

[2] Willy M C S.模擬集成電路設(shè)計(jì)精粹[M].陳瑩梅,，譯.北京：清華大學(xué)出版社,，2008.   

[3] 劉志峰，張波，李肇基.一種具有高穩(wěn)定跨導(dǎo)的OTA設(shè)計(jì)[J].中國(guó)集成電路設(shè)計(jì),，2006,，15(5)：36-39.

[4] MANIKTALA S.精通開關(guān)電源設(shè)計(jì)[M].王志強(qiáng)，譯.北京：人民郵電出版社,，2008.

[5] 來(lái)新泉,，劉鴻雁，劉維京.一種新型CMOS誤差放大電路的設(shè)計(jì)[J].微電子學(xué),，2006,，36(3)：377-380.

[6] 張承，唐寧,，鄧玉清.一種基于PWM的CMOS誤差放大器的設(shè)計(jì)[J].電子設(shè)計(jì)工程,，2011，19(3)：38-41.

[7] 古淑榮,，吳曉波.一種用于有源下調(diào)電壓控制的誤差放大器的設(shè)計(jì)[J].微電子學(xué),，2007，37(3)：394-398.