在過去的50年,，摩爾定律可靠地描述了硅芯片速度、功率和功能性的指數(shù)式增長,。然而,，隨著歷史上第一次出現(xiàn)每個晶體管成本的上升，我們已經(jīng)進入到了一個回報遞減的時代,。

　　我們只有在硬件和軟件創(chuàng)新上更聰明,，才能從新興的物聯(lián)網(wǎng)中獲取最大的價值,?；蛟S聰明方式是對已經(jīng)進行了半個世紀的競速按下“暫?！辨I，并在一個硅片上塞入更多的晶體管,。

　　如果要實現(xiàn)將數(shù)百億個設備連入互聯(lián)網(wǎng)的愿景（思科公司預測400億個智能設備和另外100億個嵌入智能模塊的傳統(tǒng)機器設備）,，我們將需要大量低成本的、具備通信能力的芯片供給,。好消息是創(chuàng)新和增長會以同樣的速度持續(xù)發(fā)展,，但是需要我們從每兩年晶體管數(shù)量翻一倍的這種持續(xù)重壓中暫緩一下。

　　至今,，我們一直通過減小芯片尺寸或節(jié)點到更小納米級別的維度,，以此來保持與摩爾定律一致的發(fā)展速度。成本效益比率在28納米的時候達到了最小值,，而在那之后的每一個進展都需要更大的投資,，因此降低了總性價比。

　　上圖：自摩爾闡述他的觀察后,，單個晶體管成本第一次出現(xiàn)上升,。隨著28納米的“甜蜜點”的到來，是時候去為下一代的創(chuàng)新而探索其他補充摩爾定律的方法了,。

　　當然,，芯片會繼續(xù)縮小。我們會與其他的半導體公司繼續(xù)推進到10納米的目標,，但是超越10納米則需要發(fā)展新的科技,、技術和不斷完善的制造加工工藝。極紫外線（EUV）光刻,、其他半導體材料,、多重3D芯片堆棧和450毫米晶片只是一些新的極其昂貴的研究手段而已。

　　但是,，我們有很多種方式利用28納米來推進工業(yè)的發(fā)展,，讓數(shù)以千計的開發(fā)者來實現(xiàn)物聯(lián)網(wǎng)的創(chuàng)新與增長。我們能通過設計工程而非工藝工程來推動成本,、尺寸和功耗效率的進步,。物聯(lián)網(wǎng)設備通常擁有較少的晶體管數(shù)量，因此并不需要最先進的（同時也是最貴的）的過程節(jié)點,。

　　如果以20納米為最佳節(jié)點尺寸作為前提,，那么堅定這個節(jié)點為選擇的平臺和融入更多的功能，例如模擬和射頻組件,，則是符合邏輯的下一步,。模擬組件不像數(shù)字組件那樣會縮小，但是將他們?nèi)谌胂鄬Τ墒斓?0納米平臺將加速萬物互聯(lián),，無論是小到手表,、個人健康和家庭設備,，還是大到汽車、運輸,、農(nóng)業(yè),、制造業(yè)以及工業(yè)控制。

　　我們這類行業(yè)可以接觸到低成本硬件,，包括從傳感器到信號轉換器和無線接口,。在這個行業(yè)中，我們所有人現(xiàn)在需要做的是將接口標準化,，以確?；ネㄐ浴１M管摩爾定律暫停了,，但半導體的最好時代仍在前方,。