互聯(lián)網(wǎng)基礎設施領域高性能定時解決方案的領先供應商Silicon Labs（芯科科技有限公司,，NASDAQ：SLAB）今日宣布推出適用于無線基礎設施應用的業(yè)界最高集成度時鐘IC，此無線基礎設施應用包括微蜂窩（small cell）和宏蜂窩（macro cell）,。Silicon Labs的新型Si5380時鐘發(fā)生器是業(yè)界首款能夠替代低相位噪聲整數(shù)N分頻時鐘,、壓控晶體振蕩器（VCXO）、分立環(huán)路濾波器和電壓調節(jié)器的單芯片器件,。Si5380時鐘IC提供了媲美傳統(tǒng)分立解決方案的相位噪聲性能,，同時在封裝尺寸、物料成本（BOM）,、功耗,、性能和易用性方面提供顯著優(yōu)勢。

　　Cisco最近的一項研究表明,，受到視頻流服務和IoT連接設備廣泛部署的推動,，全球移動數(shù)據(jù)流量在2014年至2019年之間將可能飆升近十倍。雖然基站供應商正在開發(fā)新的4G/LTE設備以增加網(wǎng)絡容量和覆蓋范圍,，但是對于微蜂窩基站來說設計難度日益增加,，因為在擁擠的城市環(huán)境中它們經(jīng)常被部署到空間和功耗受限的室外位置。Silicon Labs的新型Si5380時鐘IC是業(yè)界首款單芯片無線時鐘IC,，特別針對尺寸,、功耗、集成度和性能進行了優(yōu)化,，這使得它成為微蜂窩基站應用的理想選擇,。

　　Si5380時鐘IC憑借Silicon Labs最新的第四代DSPLL技術，為下一代微蜂窩和宏蜂窩基站遠程射頻頭（RRH）設計提供了有針對性優(yōu)化的解決方案,。DSPLL技術創(chuàng)新的雙環(huán)路混合信號架構在數(shù)字鎖相環(huán)（PLL）架構中集成了一個高性能的15GHz模擬壓控振蕩器,，消除了通常所需的分立環(huán)路濾波器和低壓差輸出（LDO）穩(wěn)壓器。這使得該時鐘解決方案能夠提供超低相位噪聲時鐘合成和一流PLL集成度的最佳組合,。

　　與競爭的VCXO時鐘IC解決方案相比,，Si5380時鐘IC可減少66%的印制電路板（PCB）占用面積，降低30%的功耗,。當今的微蜂窩基站通常功耗預算受限,，并且一般采用以太網(wǎng)供電（PoE）技術供電，因此高能效的定時器件特別重要,。憑借在DSPLL中集成所有PLL和電源調節(jié)電路，Si5380芯片能夠提供極高的板級噪聲抑制,、電源噪聲抑制和操作溫度范圍內一致,、可重復的相位噪聲性能。

　　基于VCXO的時鐘解決方案在震動環(huán)境下通常導致雜散性能衰減,，而Si5380芯片集成的DSPLL技術無論在任何系統(tǒng)環(huán)境下都能夠提供優(yōu)異的雜散響應,。此外,，Si5380時鐘芯片在鎖定到高抖動輸入時鐘后能夠保證低相位噪聲，確保數(shù)據(jù)轉換器性能不會受到外部影響而衰減,。Si5380能夠生成高達1.47456GHz的4G/LTE頻率,，并提供12路獨立的可配置時鐘輸出，為兼容JESD204B標準的數(shù)據(jù)轉換器,、FPGA和其他邏輯器件提供定時服務,。

　　Silicon Labs定時產品營銷總監(jiān)James Wilson介紹：“Si5380時鐘是目前業(yè)界最高集成度的定時解決方案，它滿足微蜂窩和宏蜂窩基站在各類環(huán)境條件下對于緊湊型PCB封裝,、低功耗,、可靠性和運營商級別相位噪聲性能的需求。Silicon Labs高集成度的DSPLL時鐘架構,，結合易于使用的ClockBuilder Pro軟件,，大大簡化了當今異構無線網(wǎng)絡所需時鐘合成和抖動衰減的設計難度?！?/p>

　　利用ClockBuilder Pro簡化時鐘樹設計

　　為了簡化無線基站的時鐘樹設計,，Silicon Labs的ClockBuilder Pro軟件能夠幫助設計人員在五分鐘內生成可編程的Si5380時鐘配置，從而最小化軟件開發(fā)成本,。無需為定制時鐘芯片等待數(shù)月,，設計人員只要通過ClockBuilder Pro簡單的上傳他們的定制配置到Silicon Labs，工廠預編程的Si5380時鐘樣片就能夠在兩周內發(fā)出,。因為業(yè)界最短的定制樣片交貨時間,，客戶能夠大大加速整個產品開發(fā)過程。