近幾個(gè)月來(lái),，一些主要的半導(dǎo)體業(yè)者與IC代工廠陸續(xù)宣布微縮IC的電晶體尺寸至14奈米(nm),，從而為物聯(lián)網(wǎng)(IoT)系統(tǒng)單晶片(SoC)降低尺寸與成本的下一步鋪路。

　　然而,，Objective Analysis半導(dǎo)體產(chǎn)業(yè)分析師Tom Starnes表示,，從發(fā)展時(shí)程上看來(lái)并沒(méi)有這么快,。他指出，“目前所發(fā)布的消息大部份都與標(biāo)準(zhǔn)的微處理器架構(gòu)有關(guān),，而與物聯(lián)網(wǎng)裝置的要求關(guān)系不大,。”

　　“這些主要都是數(shù)位系統(tǒng),，真的要微縮至這么小的幾何尺寸并不容易，密切掌握基于微控制器的物聯(lián)網(wǎng)裝置需求才能輕松地實(shí)現(xiàn),?！?/p>

　　基于MCU的SoC不僅僅是數(shù)位元件的組合，同時(shí)也包括了大量的類比功能,、無(wú)線RF電路,、快閃記憶體與靜態(tài)隨機(jī)存取記憶體(SRAM)——其中沒(méi)有一項(xiàng)能夠像數(shù)位電晶體一樣輕松地微縮或具有可預(yù)測(cè)性,。

　　“最終將會(huì)針對(duì)物聯(lián)網(wǎng)出現(xiàn)一個(gè)可行的MCU SoC市場(chǎng)，它將能夠利用微縮至14nm~20nm或更小的制程節(jié)點(diǎn),，但并不是現(xiàn)在,，”Starnes表示。

　　芯科實(shí)驗(yàn)室(Silicon Labs)全球營(yíng)運(yùn)資深副總裁Sandeep Kumar對(duì)此表示認(rèn)同,。他并指出,，相對(duì)于全數(shù)位化的SoC，終端節(jié)點(diǎn)的物聯(lián)網(wǎng)SoC具有不同的要求與挑戰(zhàn),。

　　“無(wú)線連接性,、整合型MPU、低功耗作業(yè),、低漏電SRAM與非揮發(fā)性記憶器(NVM)智財(cái)權(quán)(IP),，種種因素都使得制程技術(shù)選擇更具關(guān)鍵?！盞umar還補(bǔ)充說(shuō)：“這些物聯(lián)網(wǎng)SoC并不會(huì)采用與數(shù)位SoC普遍使用的相同方式來(lái)追逐摩爾定律(Moore’s law),。”

　　無(wú)線物聯(lián)網(wǎng)端點(diǎn)中的MCU SoC結(jié)合一系列的功能,，包括非揮發(fā)性記憶體以及感測(cè)器,、類比/混合訊號(hào)、窄頻寬頻RF等各種電路,，以及天線,、電池與電源管理等周邊裝置功能

　　Kumar以Silicon Labs公司的經(jīng)驗(yàn)為例表示，該公司的設(shè)計(jì)瞄準(zhǔn)了消費(fèi)性穿戴式裝置,、家庭自動(dòng)化,、智慧電表、智慧照明,、健康與健身,、工廠自動(dòng)化、運(yùn)輸,、物流與農(nóng)業(yè)等市場(chǎng)的低功耗,、低資料率無(wú)線連接應(yīng)用。為了支援這一類的設(shè)計(jì),，Silicon Labs仍然采用90nm制程制造基于ARM的32位元無(wú)線SoC,，Kumar表示，該公司并未看到短期內(nèi)有進(jìn)一步推動(dòng)制程節(jié)點(diǎn)進(jìn)展的迫切需要,。

　　“針對(duì)無(wú)線連接的復(fù)雜,、高能效射頻(RF)設(shè)計(jì)，以及用于感測(cè)或連接低壓電流感測(cè)器的類比功能,，都和物聯(lián)網(wǎng)SoC的數(shù)位性能一樣至關(guān)重要,?！盞umar說(shuō)：“這些SoC并非用于桌上型個(gè)人電腦(PC)、行動(dòng)PC,、平板電腦或甚至手機(jī)等功耗要求像物聯(lián)網(wǎng)終端節(jié)點(diǎn)那么關(guān)鍵的應(yīng)用,。

　　“物聯(lián)網(wǎng) SoC用于經(jīng)常以鈕扣電池運(yùn)作5-10年壽命的無(wú)線應(yīng)用。在這項(xiàng)技術(shù)節(jié)點(diǎn)中選用的低漏電SRAM與高耐受性NVM IP,，使其于設(shè)計(jì)這些SoC產(chǎn)品時(shí)難以遵循追蹤摩爾定律的最小制程,。”

　　根據(jù)Kumar表不,，在設(shè)計(jì)和制造這些SoC時(shí),，成本是另一項(xiàng)非常重要的考慮因素。

　　為物聯(lián)網(wǎng)SoC的復(fù)雜類比連接功能進(jìn)行設(shè)計(jì)時(shí),，必須使用NVM與混合訊號(hào)RF技術(shù)的選項(xiàng)導(dǎo)致了晶片層數(shù)增加,。要利用一項(xiàng)更小的制程節(jié)點(diǎn)來(lái)制造額外增加這么多層數(shù)的SoC，使其成本變得更高昂,，在一個(gè)以成本/性能最佳平衡作為成功關(guān)鍵的設(shè)計(jì)中,，這的確是一項(xiàng)重要的顧慮。

　　“物聯(lián)網(wǎng)市場(chǎng)十分零散且范圍廣泛,，”Kumar說(shuō),。“其應(yīng)用范圍從穿戴式裝置,、醫(yī)療裝置,、汽車，一直到工業(yè)自動(dòng)化和農(nóng)業(yè),。在物聯(lián)網(wǎng)中的每個(gè)應(yīng)用領(lǐng)域都有特定的需求,，對(duì)于一些特殊應(yīng)用來(lái)說(shuō)，不見(jiàn)得會(huì)因?yàn)槭袌?chǎng)量大而降低成本,?！?/p>

　　飛思卡爾半導(dǎo)體(Freescale Semiconductor)面臨著類似的壓力。雖然該公司仍保有為自家多款成熟產(chǎn)品進(jìn)行制造的能力,，但隨著一些關(guān)鍵產(chǎn)品領(lǐng)域的制程微縮至90nm以下,，飛思卡爾已經(jīng)開(kāi)始與幾家關(guān)鍵的晶圓代工廠密切合作了。

　　隨著半導(dǎo)體制程進(jìn)展到奈米級(jí),，IC制造將會(huì)由彼此沖突的兩種需求所帶動(dòng)：高性能的數(shù)位IC,，以及針對(duì)一系列連網(wǎng)應(yīng)用的MCU SoC所需的混合訊號(hào)需求

　　根據(jù)飛思卡爾半導(dǎo)體應(yīng)用處理器業(yè)務(wù)與先進(jìn)技術(shù)推廣部副總裁Ronald Martino表示，該公司仍使用其內(nèi)部晶圓廠開(kāi)發(fā)基于代工廠基礎(chǔ)制程的自家設(shè)計(jì),。一旦擁有所需要的各種功能與功耗組合時(shí),，才會(huì)將交由代工廠進(jìn)行最后的生產(chǎn)。目前該公司正將其物聯(lián)網(wǎng)MCU的Kenetis系列轉(zhuǎn)移至40nm——這是在其28nm全耗盡型絕緣上覆矽(FD-SOI) i.MX媒體處理器以及為其16nm FinFET實(shí)現(xiàn)QorIQ網(wǎng)路處理器的下一代技術(shù),。

　　對(duì)于物聯(lián)網(wǎng)市場(chǎng)的MCU供應(yīng)商來(lái)說(shuō),，盡管成本與處理器性能是重要的因素，在這種以電池或環(huán)境能量供電的終端節(jié)點(diǎn)設(shè)計(jì)中,，更重要的是功率效率,。

　　“雖然表面上看來(lái)較小的制程節(jié)點(diǎn)會(huì)為你帶來(lái)低功率作業(yè)，但由于各種不同元件的微縮情況不一,，使得到達(dá)目標(biāo)之路也十分崎嶇,，”IHS Global Inc.嵌入式處理器總分析師Tom Hackenberg說(shuō)，“然而,，其間的差距正迅速縮小中,。五年前像一些類比或RF元件大約比數(shù)位元件落后3-4個(gè)制程節(jié)點(diǎn)?！?/p>

　　“如今,，其間的差距已經(jīng)縮小到1-2個(gè)節(jié)點(diǎn)了，我們很快地就會(huì)看到采用32位元MCU的物聯(lián)網(wǎng)裝置供應(yīng)商開(kāi)始轉(zhuǎn)向28nm~50nm,，實(shí)際情況依據(jù)是否所有的元件(例如類比)適用而定,，其中有許多仍取決于其目標(biāo)市場(chǎng)的利潤(rùn)空間?！?/p>

　　事實(shí)上,，物聯(lián)網(wǎng)的贏家并不會(huì)是具有最強(qiáng)大最先進(jìn)制程節(jié)點(diǎn)策略的公司，而是那些懂得掌握各種相關(guān)技術(shù),、應(yīng)用與市場(chǎng)需求以及擁有專業(yè)知識(shí)知道因應(yīng)需求時(shí)機(jī)導(dǎo)入最合適制程的公司,。