0 引言

    隨著人們對(duì)無線數(shù)據(jù)傳輸速率的要求越來越高，無線收發(fā)器的工作頻率需要相應(yīng)地上升,，以實(shí)現(xiàn)寬帶高速通信網(wǎng)絡(luò),，如已成功應(yīng)用于智能手機(jī)的60 GHz收發(fā)器的短距離無線傳輸速率超過4 Gb/s。高頻毫米波無線收發(fā)器早期采用分立元件設(shè)計(jì),，具有難度大,、成本昂貴和質(zhì)量大等缺陷，不適用于目前智能設(shè)備的應(yīng)用,。

    CMOS作為IC制作的主流工藝，常用于不同頻率范圍的無線收發(fā)器設(shè)計(jì)^[1],。頻率越高,，收發(fā)器需要采用更小節(jié)點(diǎn)的CMOS工藝，0.18 μm節(jié)點(diǎn)處MOSFET管的最高工作頻率為53 GHz,，65 nm MOSFET的最高工作頻率為250 GHz,。CMOS工藝節(jié)點(diǎn)下降，MOSFET管可承受的交流電壓擺幅也相應(yīng)變小,，對(duì)無線收發(fā)器中功率放大器(Power Amplifier,，PA)的影響最大，因?yàn)镻A通常需要處理大信號(hào),，MOSFET管可承受電壓擺幅的大小決定了PA的輸出功率,。所以，如何基于CMOS工藝設(shè)計(jì)一個(gè)高頻,、高輸出功率的PA是一個(gè)難點(diǎn),。

    本文基于TSMC 0.18 μm 1P6M CMOS工藝設(shè)計(jì)了一個(gè)工作頻率達(dá)到20 GHz的PA，該P(yáng)A采用全變壓器耦合的結(jié)構(gòu),，輸出端采用功率合成器實(shí)現(xiàn)兩路子PA的輸出信號(hào)相加,，增大PA的輸出功率。版圖仿真結(jié)果表明,，該P(yáng)A的輸出功率可達(dá)23.4 dBm,，效率為20.1%，芯片面積僅為0.56 mm²,。

1 20 GHz PA的電路結(jié)構(gòu)

    本文所提出的PA電路如圖1所示,，采用兩級(jí)放大器結(jié)構(gòu)，放大器均為全差分Cascode電路增大PA的增益,，避免諧波信號(hào)的干擾,。射頻信號(hào)經(jīng)過輸入變壓器耦合至驅(qū)動(dòng)級(jí)的輸入端,，經(jīng)過放大后由級(jí)間功分器輸出4路信號(hào)至功放級(jí)，功放級(jí)放大后的信號(hào)輸入至功率合成器,，最后輸出至負(fù)載RL,。

    輸入變壓器將單端信號(hào)轉(zhuǎn)為差分信號(hào)，驅(qū)動(dòng)級(jí)共源MOS管的柵端偏置電壓從變壓器的次級(jí)線圈接入,；級(jí)間功分器將兩路輸入信號(hào)轉(zhuǎn)為四路差分信號(hào)輸出,，變壓器的主線圈作為驅(qū)動(dòng)級(jí)電源電壓VDD_DA輸入節(jié)點(diǎn)，次級(jí)線圈作為功放級(jí)共源MOS管的柵端偏置電壓接入點(diǎn),；輸出功率合成器的作用與級(jí)間功分器正好相反,，變壓器的主線圈作為功放級(jí)電源電壓VDD_PA輸入節(jié)點(diǎn)，考慮到功放級(jí)的電流較大,，在設(shè)計(jì)功率合成器時(shí)需要重點(diǎn)考慮金屬耐流,。下面詳細(xì)介紹以上無源器件的實(shí)現(xiàn)。

2 無源器件的設(shè)計(jì)

    無源器件是20 GHz CMOS PA的關(guān)鍵模塊,，其設(shè)計(jì)直接影響PA的性能,，該P(yáng)A包括以下3個(gè)無源器件：輸入變壓器、級(jí)間功分器和輸出功率合成器,。為了增加金屬耐流,，變壓器、功分器和合成器均采用超厚頂層金屬M(fèi)6作為主線圈,，金屬層M5作為次線圈,，主、次線圈垂直堆疊,，增加線圈間的耦合,，同時(shí)減小器件尺寸，3個(gè)無源器件的面積分別為：100×174 μm²,、150×120 μm²,、150×400 μm²，如圖2所示,。

    圖3所示為應(yīng)用于20 GHz CMOS PA中的片上無源器件的效率仿真結(jié)果,，可以看到，在20 GHz處,，變壓器,、功分器和合成器的效率分別為：89.1%、86.8%和84.1%,。其中效率計(jì)算公式如式(1)所示^[2]：

3 20 GHz PA的版圖設(shè)計(jì)

    圖4所示為20 GHz CMOS PA的版圖,，面積為0.65×0.86 μm²，射頻輸入、輸出端均采用截距為100 μm的GSG(Ground-Signal-Ground)焊盤,，其中射頻焊盤S采用高隔離度,、低寄生電容的設(shè)計(jì)^[3]，降低片上損耗,。MOSFET管的版圖也進(jìn)行了優(yōu)化設(shè)計(jì),，降低寄生電容和電阻，提高M(jìn)OSFET的性能,。為了保證芯片充分接地,，襯底接觸孔填充于空白處，電源,、接地總線繞版圖四周,，方便接線。

4 PA的仿真結(jié)果與分析

    基于TSMC 0.18 μm 1P6M CMOS工藝模型對(duì)20 GHz PA進(jìn)行版圖仿真,，結(jié)果如圖5~圖7所示,。圖5所示為S參數(shù)的仿真結(jié)果，20 GHz處,，S11=-13.85 dB,、S12=-56.8 dB、S21=21.5 dB,、S22=-10.94 dB,。圖6所示為單聲大信號(hào)的仿真結(jié)果,，掃描輸入功率范圍-30~10 dBm,，20 GHz PA的最高輸出功率Psat為23.4 dBm，功率附加效率(Power Added Efficiency,，PAE)為20.1%,，輸出1 dB壓縮點(diǎn)20.43 dBm，功率增益為21.4 dB,。圖7所示為PA的諧波分量,，可以看到，所提電路結(jié)構(gòu)對(duì)諧波分量的抑制均大于40 dB,，線性度滿足設(shè)計(jì)要求,。

5 結(jié)束語

    基于TSMC 0.18 μm 1P6M RFCMOS工藝設(shè)計(jì)了一個(gè)工作頻率為20 GHz的PA，采用變壓器耦合結(jié)構(gòu)實(shí)現(xiàn)射頻信號(hào)傳輸和阻抗匹配,。高效率的片上無源器件優(yōu)化了PA的整體性能,，功率合成器用以提高PA的輸出功率。所設(shè)計(jì)20 GHz CMOS PA的最高輸出功率可達(dá)23.4 dBm,，20.1% PAE,，芯片面積僅為0.56 mm²，可應(yīng)用于下一代無線移動(dòng)通信系統(tǒng)。

參考文獻(xiàn)

[1] LEI A K Y,，DECLERCQ M.A GSM-GPRS/UMTS FDD-TDD/WLAN 802.11a-b-g multi-standard carrier generation system[J].IEEE J.Solid-State Circuits,，2006，41(7)：1513-1521.

[2] ZOLFAGHARI A,，CHAN A,，RAZAVI B.Stacked inductors and transformers in CMOS technology[J].IEEE J.Solid-State Circuits，2001,，36(4)：620-628.

[3] LAM S,，MOK P K T，KO P K,，et al.High-isolation bonding pad design for silicon RFIC up to 20 GHz.IEEE Electron Device Lett.,，2003，24(9)：601-603.

[4] CAO C,，XU H,，SU Y，et al.An 18-GHz,，10.9-dBm fully-integrated power amplifier with 23.5% PAE in 130-nm CMOS[C].IEEE European Solid-State Circuits Conference.Grenoble：IEEE,，2005：137-140.

[5] FERNDAHL M，JOHANSSON T,，ZIRATH H.20 GHz power amplifier design in 130 nm CMOS[C].IEEE European Microwave Integrated Circuit Conference. Amsterdam：IEEE,，2008：254-257.