文獻標識碼: A
DOI:10.16157/j.issn.0258-7998.2016.11.020
中文引用格式: 俞毅剛,Gina Kelso,,Saad Ashraf. 基于數(shù)字解調(diào)器和JESD204B的多通道超聲系統(tǒng)設計[J].電子技術應用,,2016,42(11):77-79.
英文引用格式: Yu Yigang,,Gina Kelso,,Saad Ashraf. A multi-channel ultrasound system design based on digital demodulator and JESD204B[J].Application of Electronic Technique,2016,,42(11):77-79.
0 引言
隨著醫(yī)療超聲在醫(yī)學診斷領域的廣泛應用,醫(yī)生對超聲系統(tǒng)的圖像質(zhì)量有了越來越高的要求,,而提高圖像質(zhì)量的最重要指標之一就是提高接收通道的信噪比,。接收通道數(shù)每增加一倍,理論上來說信噪比可以提高3 dB,,所以提高信噪比的一個最簡單有效的辦法就是增加通道數(shù),。目前128通道已經(jīng)成為中高端醫(yī)療超聲設備的主流配置,而192或者更多通道數(shù)會是高端設備的一個趨勢,。隨著通道數(shù)的增加,,模擬前端和后端數(shù)字處理部分之間的數(shù)據(jù)量和物理連線急劇增加,使得數(shù)字電路器件的端口數(shù)量,、處理能力,、成本以及整個接收電路設計復雜度,功耗也相應地水漲船高,。目前的超聲系統(tǒng)基本采用射頻Radio Frequency(RF)波束合成的方法,,輸出的數(shù)據(jù)量完全由模數(shù)轉換器Analog to Digital Converter(ADC)的分辨率、采樣速率以及通道數(shù)目決定,;同時超聲模擬前端Analog Front End(AFE)通常使用低電壓差分信號Low-Voltage Differential Signaling(LVDS)輸出接口,,一個8通道的AFE需要8對LVDS數(shù)據(jù)線加上位時鐘和幀時鐘各一對,。對于一個128通道以上的系統(tǒng)而言,數(shù)據(jù)量和物理連線非??捎^,。
本文提出了一種基于數(shù)字解調(diào)器和JESD204B的AFE前端的超聲系統(tǒng)接收通道設計方案,有效地解決了上面提及的大數(shù)據(jù)量和復雜物理連接給系統(tǒng)帶來的設計困難,。
1 系統(tǒng)結構
超聲系統(tǒng)由超聲探頭(換能器),、發(fā)射電路、接收電路,、后端數(shù)字處理電路,、控制電路和顯示模塊等組成。圖1是128通道的基于JESD204B超聲系統(tǒng)發(fā)射和接收通道的框圖,。數(shù)字處理部分,,通常是在線可編程邏輯陣列Field Programmable Gate Array(FPGA),會根據(jù)系統(tǒng)當前的配置和控制參數(shù),,產(chǎn)生相應的發(fā)射波形,,通過發(fā)射電路中的驅動和高壓電路產(chǎn)生高壓來激勵超聲探頭的換能器,通常是壓電陶瓷,,換能器將電壓信號轉換為超聲波進入人體,,同時接收人體產(chǎn)生的回波轉換成電壓信號并傳輸至發(fā)射接收切換電路,發(fā)射接收切換電路的主要目的是防止發(fā)射高壓損壞低壓的接收模擬前端,。模擬前端將輸入模擬信號進行調(diào)理,,放大,濾波,,由AFE所帶的ADC轉換成數(shù)字信號,,通過JESD204B高速接口送到后端數(shù)字部分進行相應處理,并最終生成超聲圖像,。該系統(tǒng)的接收通道由128通道的發(fā)送接收切換電路,,16片帶數(shù)字解調(diào)器和JESD204B接口的8通道集成AFE以及一片帶JESD204B接口的FPGA組成。
1.1 模擬前端AD9671芯片
本文介紹的超聲系統(tǒng)接收電路中,,選擇使用美國ADI公司的8通道帶數(shù)字解調(diào)器和JESD204B的超聲模擬前端AD9671芯片,。其內(nèi)部集成了8通道低噪聲放大器Low noise Amplifier(LNA),可變增益放大器Variable Gain Amplifier(VGA),,抗混疊濾波器Anti-Aliasing Filter(AAF),,14位ADC,數(shù)字解調(diào)器和JESD204B接口,。圖2是AD9671中一個通道的信號鏈路示意圖,。
1.2 數(shù)字解調(diào)器
數(shù)字解調(diào)器由基帶解調(diào)器和包含低通濾波器的基帶抽取器組成?;鶐Ы庹{(diào)器將ADC輸出的RF信號通過正交解調(diào)轉換成I/Q信號,,基帶抽取器將通過設置低通濾波器的帶寬濾除高頻信號,選擇保留對超聲圖像有用的信號,。圖3是數(shù)字解調(diào)器的框圖,。
1.3 JESD204B接口
AD9671的數(shù)字輸出接口完全遵循JESD204B,數(shù)據(jù)轉換器串行接口標準,。AD9671的JESD204B接口可以靈活地支持1線,、2線和4線模式與后端數(shù)字處理部分的FPGA進行相連,最大可以輸出5.0 Gb/s的數(shù)據(jù)率,。
2 系統(tǒng)設計與應用
這一節(jié)主要介紹基于AD9671的多通道超聲系統(tǒng)的接收電路設計,,從而進一步分析使用數(shù)字解調(diào)器和JESD204B接口對系統(tǒng)應用帶來的好處。
2.1 接收電路設計
基于ADI的AD9671,,一個32通道的接收電路模塊被設計用來驗證系統(tǒng)的可行性,,利用4個該模塊可以構成128通道的超聲系統(tǒng)接收通道。使用該模塊可以跟后端的FPGA通過專用的連接器相連,,進行數(shù)據(jù)的讀取和處理,,以及超聲信號的處理和圖像生成。
2.2 數(shù)字解調(diào)器應用分析
對于一個128通道的超聲系統(tǒng),,如果采用14位的ADC,,采樣速率是40 MHz,使用傳統(tǒng)的RF波束合成算法,,通過ADC轉換之后的RF數(shù)據(jù)直接輸出到波束合成模塊,,那么在ADC輸出與實現(xiàn)波束合成的FPGA之間的數(shù)據(jù)率是14×40×128=71.68 Gb/s。
下面我們來分析一下使用數(shù)字解調(diào)器會帶來什么樣的好處,。
數(shù)字解調(diào)器的基帶解調(diào)器進行正交解調(diào),,將ADC輸出的數(shù)字化的RF信號乘以一個復數(shù)正弦信號其中fd是解調(diào)頻率,可以取為超聲探頭的中心頻率,,將中心頻率下變頻到0 Hz,。這樣得到實部I和虛部Q數(shù)據(jù)。將此探頭中心頻率及其附近有用帶寬內(nèi)的頻率信號下變頻到一個0 Hz左右后,,再利用基帶抽取器中的濾波器濾除無用的頻率,,保留對生成超聲圖像有用的頻段信息。
一個中心頻率是4 MHz的探頭,,系統(tǒng)需要諧波成像,,那么整個系統(tǒng)需要接收的二次諧波頻率是8 MHz,通過構建這樣一個信號,,如圖4所示,,然后利用MATLAB仿真了利用fd=4 MHz將該信號下變頻到0 Hz,并利用基帶抽取器的濾波器提取出基波信號,如圖5所示,。
經(jīng)過數(shù)字解調(diào),,輸出16位格式的I和Q數(shù)據(jù),那么現(xiàn)在的數(shù)據(jù)率是2×16×4×128=16.384 Gb/s,。相比于原來的71.68 Gb/s,,即使是I和Q兩個通道同時輸出,也整整減少了77%的數(shù)據(jù)率,。
2.3 JESD204B接口應用分析
對于目前多通道超聲系統(tǒng)應用中的AFE和ADC而言,,LVDS早已取代并行接口輸出,然而,,對于128通道以上的超聲系統(tǒng)而言,,ADC輸出的大量LVDS線的扇出問題仍然是一個讓設計工程師頭痛的問題。目前的超聲AFE基本都是8通道集成芯片,,一個AFE需要輸出10對線,,對于一個128通道的超聲系統(tǒng)而言,需要128/8×10=160對LVDS數(shù)據(jù)和時鐘線,。
下面我們來分析一下使用JESD204B接口會帶來什么樣的好處,。
由于JESD204B采用16位數(shù)據(jù)格式輸出,并需要8到10位轉換,,對于一個AFE,,8通道14位40 MHz采樣率的輸出信號,數(shù)據(jù)率是20×40×8=6.4 Gb/s,。AD9671的JESD204B接口每對線支持的最大速率是5.0 Gb/s,,那么只需要2對線就可以完成8通道的數(shù)據(jù)輸出。那么對于一個128通道的超聲系統(tǒng)來說,,所需的輸出數(shù)據(jù)線只需要128/8×2=32對,。相比于160對的LVDS線,整整減少了80%的物理連線,。
3 結論
本文提出了基于數(shù)字解調(diào)器和JESD204B接口的多通道超聲系統(tǒng)設計,,分別對數(shù)字解調(diào)器和JESD204B在超聲系統(tǒng)中的應用優(yōu)勢進行了分析。與目前基于RF波束合成和LVDS接口的設計相比,,模擬前端和數(shù)字處理部分之間的數(shù)據(jù)率降低了77%,,物理連線減少了80%。如果將兩者結合起來分析,,那么物理連線將進一步減少,。因此,本文設計的系統(tǒng)有效地簡化了電路設計和軟件處理的復雜度,,降低了系統(tǒng)的運算量和成本,。
參考文獻
[1] Analog Devices Inc.JESD204B Octal Ultrasound AFE with Digital Demodulator,,AD9671 datasheet,http://www.analog.com/media/en/technical-documentation/data-sheets/AD9671.pdf.
[2] Saad Ashraf,,AD967x DigitalProcessing Overview and System Consideration.Analog Devices Inc.,,2012.
[3] JEDEC Standard,Serial Interface for Data Converter,,JESD204B(July 2011),,JEDEC Solid State Technology Association,http://www.jedec.org/.