《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 圖說新聞 > FPGA IO口時序約束是怎么一回事,?

FPGA IO口時序約束是怎么一回事,?

2017-01-13
關(guān)鍵詞: FPGA時序

FPGA的IO口時序約束是怎么一回事?.jpg

補充:

一,、參數(shù)定義:

(1) Tdin為從FPGA的IO口到FPGA內(nèi)部寄存器輸入端的延時,;

(2) Tclk為從FPGA的IO口到FPGA內(nèi)部寄存器時鐘端的延時,;

(3) Tus/Th為FPGA內(nèi)部寄存器的建立時間和保持時間;

(4) Tco為FPGA內(nèi)部寄存器傳輸時間,;

(5) Tout為從FPGA寄存器輸出到IO口輸出的延時,;

(6)Tpcb為PCB走向延遲,。


二、進行輸入最大最小延時的計算,,我們需要估算4個值:

(1) 外部器件輸出數(shù)據(jù)通過PCB板到達FPGA端口的最大值和最小值Tpcb,,PCB延時經(jīng)驗值為600mil/ns,1mm = 39.37mil,;

(2) 外部器件接收到時鐘信號后輸出數(shù)據(jù)延時的最大值和最小值Tco,;

(3) 時鐘源到達外部器件的最大、最小時鐘偏斜Tclk1,;

(4) 時鐘源到達FPGA的最大,、最小時鐘偏斜Tclk2。


三,、進行輸出最大最小延時的計算,,我們需要估算4個值:

(1) FPGA輸出數(shù)據(jù)通過PCB板到達外部器件輸入端口的最大值和最小值Tpcb,PCB延時經(jīng)驗值為600mil/ns,,1mm = 39.37mil,;

(2) 時鐘源到達外部器件的最大、最小時鐘偏斜Tclk2,;

(3) 時鐘源到達FPGA的最大,、最小時鐘偏斜Tclk1;

(4) 外部器件的建立時間Tsu和保持時間Th,。

下邊框.jpg


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點,。轉(zhuǎn)載的所有的文章,、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認版權(quán)者,。如涉及作品內(nèi)容、版權(quán)和其它問題,,請及時通過電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟損失,。聯(lián)系電話:010-82306118,;郵箱:[email protected]