《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 微波|射頻 > 設(shè)計(jì)應(yīng)用 > 基于電流復(fù)用技術(shù)的低功耗正交信號(hào)VCO
基于電流復(fù)用技術(shù)的低功耗正交信號(hào)VCO
2017年電子技術(shù)應(yīng)用第7期
張頂頂1,,2,,3,張釗鋒1,,3,,廖友春1,,2
1.中國科學(xué)院 上海高等研究院,上海201210,;2.中國科學(xué)院大學(xué),,北京100049;3.上海科技大學(xué),,上海201210
摘要: 針對(duì)低功耗藍(lán)牙(Bluetooth Low Energy,,BLE)正交上/下變頻收發(fā)機(jī),實(shí)現(xiàn)了一種低功耗的正交信號(hào)產(chǎn)生器,。相比傳統(tǒng)電流復(fù)用技術(shù)VCO,,增加尾電流源以降低平均電流損耗,同時(shí)確保相位噪聲滿足指標(biāo)要求,?;赥SMC 0.18 μm標(biāo)準(zhǔn)CMOS工藝的仿真結(jié)果表明,正交信號(hào)頻率為849.7 MHz時(shí),,在偏移中心頻率1 MHz時(shí)的相位噪聲為-126 dBc/Hz,;在1.8 V電源電壓下僅消耗1.05 mA電流,F(xiàn)oM值為182 dBc,。經(jīng)過二分頻后的正交信號(hào)總體頻率范圍是783~866 MHz,,整體版圖面積為0.38 mm2。相位噪聲和頻率范圍滿足BLE指標(biāo)要求,,對(duì)其他低功耗射頻應(yīng)用具有指導(dǎo)意義,。
中圖分類號(hào): TN4
文獻(xiàn)標(biāo)識(shí)碼: A
DOI:10.16157/j.issn.0258-7998.2017.07.008
中文引用格式: 張頂頂,張釗鋒,,廖友春. 基于電流復(fù)用技術(shù)的低功耗正交信號(hào)VCO[J].電子技術(shù)應(yīng)用,,2017,43(7):32-35,,39.
英文引用格式: Zhang Dingding,,Zhang Zhaofeng,Liao Youchun. A low-power quadrature signal generation VCO based on current reusing technology[J].Application of Electronic Technique,,2017,,43(7):32-35,39.
A low-power quadrature signal generation VCO based on current reusing technology
Zhang Dingding1,,2,,3,Zhang Zhaofeng1,,3,,Liao Youchun1,2
1.Shanghai Advanced Research Institute,,Chinese Academy of Sciences,,Shanghai 201210,China,; 2.University of Chinese Academy of Science,,Beijing 100049,,China; 3.ShanghaiTech University,,Shanghai 201210,,China
Abstract: A low-power quadrature signal generator Voltage Controlled Oscillator(VCO) is implemented for quadrature upconversion and downconversion transceiver for Bluetooth Low Energy(BLE) application. Compared to conventional VCO based on current reusing technology, the stacked VCO and divide-by-two frequency divider has tail current source to help decrease current consumption. Besides, the phase noise requirements of BLE is satisfied. The simulation results based on TSMC 0.18 μm process show that the phase noise is -126 dBc/Hz at 1 MHz offset for 849.7 MHz quadrature signal. The VCO and divider consume only 1.05 mA from a 1.8 V supply, achieving FoM of 181 dBc. The overall frequency range of the quadrature signal is about 783~866 MHz, and the area of the chip is 0.38 mm2. This design meet the requirements of frequency range and phase noise of BLE, and has guiding significance for other low power RF applications.
Key words : current reusing;low power,;quadrature signal

0 引言

    頻率合成器是射頻收發(fā)機(jī)的重要模塊,,其中的壓控振蕩器(Voltage Controlled Oscillator,VCO)和分頻器工作在整個(gè)電路的最高頻率,,是頻率合成器的主要功耗來源,,因此,頻率合成器設(shè)計(jì)的主要目標(biāo)之一就是降低VCO和分頻器的功耗,。VCO主要用于產(chǎn)生穩(wěn)定的射頻信號(hào),,其中正交信號(hào)在正交上/下變頻的收發(fā)機(jī)中至關(guān)重要,常見的正交信號(hào)產(chǎn)生方式包括無源多相網(wǎng)絡(luò),、雙VCO耦合,、VCO后置二分頻電路[1]。無源多相網(wǎng)絡(luò)要求器件之間匹配并且輸入輸出間都要引入緩沖電路,。雙VCO耦合產(chǎn)生正交信號(hào)會(huì)導(dǎo)致VCO面積直接增加將近一倍,。而且耦合因子很大會(huì)導(dǎo)致VCO振蕩頻率偏移諧振狀態(tài),影響諧振回路的品質(zhì)因子,,導(dǎo)致相位噪聲惡化,,但諧振因子太小會(huì)破壞信號(hào)的正交關(guān)系。VCO后置二分頻器的面積較小,,輸出信號(hào)的正交性較好,,但是二分頻器會(huì)工作在VCO振蕩頻率,因此會(huì)引入額外功耗,。

    目前,,通過電流復(fù)用技術(shù)降低電路功耗已經(jīng)得到了廣泛使用,在文獻(xiàn)[2]中實(shí)現(xiàn)VCO和接收機(jī)電路的電流復(fù)用,,整體電路僅消耗1 mA電流。與此類似,,文獻(xiàn)[3]通過實(shí)現(xiàn)Colpitts VCO和二分頻器的電流復(fù)用,,輸出2.1~2.2 GHz正交信號(hào)時(shí)僅消耗2.8 mA。如果能夠?qū)崿F(xiàn)VCO和二分頻器的電流復(fù)用,,就可以保證低功耗正交信號(hào)產(chǎn)生,。

    文獻(xiàn)[4-6]通過變壓器反饋降低VCO的工作電壓,并且實(shí)現(xiàn)VCO和二分頻器的電流復(fù)用以降低功耗,。但是引入變壓器會(huì)導(dǎo)致芯片面積急劇增大,,增加生產(chǎn)成本,。文獻(xiàn)[7]通過N-PMOS VCO中的PMOS負(fù)阻對(duì)實(shí)現(xiàn)和二分頻器的堆疊,PMOS負(fù)阻對(duì)同時(shí)作為二分頻器的開關(guān)管存在,。但是PMOS負(fù)阻對(duì)消耗一個(gè)約0.6 V閾值電壓,,因此該結(jié)構(gòu)必須通過襯底偏置技術(shù)[8]降低NOMS和PMOS負(fù)阻對(duì)的閾值電壓,否則在1.8 V電壓下難以穩(wěn)定工作,。然而襯底偏置技術(shù)要求使用雙阱工藝,,增加生產(chǎn)成本,而且該電路的工作電流是不穩(wěn)定的,,這導(dǎo)致整個(gè)電路的工作點(diǎn)尤其是VCO和二分頻器的中間節(jié)點(diǎn)電壓Vmid會(huì)隨PVT變化出現(xiàn)劇烈波動(dòng),。文獻(xiàn)[9]中直接采用NMOS VCO的振蕩信號(hào)給二分頻器提供偏置,這雖然避免了偏置電路,,但是二分頻器阻抗作為VCO諧振網(wǎng)絡(luò)的負(fù)載存在,,導(dǎo)致相位噪聲惡化,而且Vmid也會(huì)隨PVT變化出現(xiàn)劇烈波動(dòng),。文獻(xiàn)[10]中通過NMOS VCO的交流信號(hào)給二分頻器提供控制信號(hào),,避免了二分頻器對(duì)VCO諧振網(wǎng)絡(luò)產(chǎn)生負(fù)載;二分頻器的直流偏壓通過電流鏡提供,。但是以上電路依舊消耗較大面積接地電容以維持中間節(jié)點(diǎn)Vmid的電壓穩(wěn)定,,而且,電路的直流電流依舊會(huì)隨二分頻器的時(shí)鐘控制對(duì)的狀態(tài)翻轉(zhuǎn)劇烈變化,,導(dǎo)致消耗的平均電流很大,。

    綜上討論,為了節(jié)省成本,,本文采用通用的0.18 μm TSMC單阱工藝進(jìn)行正交信號(hào)電路設(shè)計(jì),,應(yīng)用場(chǎng)景為低功耗藍(lán)牙(Bluetooth Low Energy,BLE)滑動(dòng)中頻收發(fā)機(jī),,需要產(chǎn)生1.6 GHz信號(hào)和0.8 GHz正交信號(hào),,頻率覆蓋范圍為800~828 MHz,相位噪聲要求為-125 dBc/Hz@1 MHz,,主要設(shè)計(jì)目標(biāo)為降低VCO和二分頻器的功耗,。本設(shè)計(jì)通過NMOS VCO和二分頻器堆疊實(shí)現(xiàn)電流復(fù)用,并且論證了尾電流源對(duì)進(jìn)一步降低功耗的作用,,同時(shí)中間節(jié)點(diǎn)Vmid的接地電容被進(jìn)一步降低,。仿真結(jié)果表明,在電源電壓為1.8 V時(shí)實(shí)現(xiàn)的相位噪聲是-126 dBc/Hz@1 MHz,,消耗電流1.05 mA,。

1 電路設(shè)計(jì)

1.1 VCO電路

    本文采用的VCO和二分頻器電路結(jié)構(gòu)如圖1。通過NMOS VCO和二分頻器的簡(jiǎn)單堆疊實(shí)現(xiàn)電流復(fù)用以降低功耗,,中間節(jié)點(diǎn)Vmid將電路分為VCO和二分頻器兩部分,。VCO部分包括M1,、M2構(gòu)成的負(fù)阻對(duì)和LC諧振網(wǎng)絡(luò),使用NMOS負(fù)阻對(duì)可以最大程度降低VCO消耗的電壓,。VCO下方是二分頻器,,實(shí)質(zhì)上相當(dāng)于VCO的尾電流源,Vb1和Vb2是由外部電流鏡提供的偏置電壓,,Vb2和尾電流源管M13決定電路的整體電流,。

wdz2-t1.gif

    對(duì)二分頻器而言,無尾電流源管可以使偏置電路得到簡(jiǎn)化,,并且電路的工作頻率進(jìn)一步提高,,這是因?yàn)闀r(shí)鐘控制對(duì)M11、M12的反轉(zhuǎn)電流不受限制,。但是,,無尾電流源導(dǎo)致二分頻器狀態(tài)翻轉(zhuǎn)時(shí)的電流波動(dòng)較大,這意味著平均有效電流增加,,也就是功耗增加,。同時(shí),消除尾電流源管會(huì)降低VCO的低頻噪聲,。事實(shí)上,,BLE應(yīng)用中對(duì)二分頻器的工作頻率要求不高,在1.6~1.8 GHz之間即可,;而且,,增加尾電流源可以保證電路的DC電流工作點(diǎn)基本穩(wěn)定,電流圍繞靜態(tài)電流周期性波動(dòng),,波動(dòng)幅度較小,,因此平均電流約為靜態(tài)電流。同時(shí),,增加尾電流源對(duì)于降低VCO對(duì)電源電壓的敏感度有重要意義,。綜上所述,該電路相比文獻(xiàn)[6,,7,,10]增加了尾電流源管,使二分頻器反轉(zhuǎn)電流更為可控,,有利于平均電流進(jìn)一步降低,。

    可以看出,電路堆疊導(dǎo)致電源線之間的晶體管級(jí)數(shù)增加,,因此有必要論證增加尾電流源管依舊可以使各級(jí)晶體管的電壓滿足正常工作的要求。電壓余度分析如下:VCO部分的最小電壓余度為Vtn,,不包含尾電流源管時(shí)二分頻器部分的最小電壓余度是2Vds+Vtn+IssRss/4,,Rss是二分頻器電阻,,IssRss/4是二分頻器正交信號(hào)的擺幅。假設(shè)正交信號(hào)的擺幅為200 mV,,Vds取150~200 mV,,Vtn取0.5 V,因此不包含尾電流源的最小電壓余度是1.5~1.6 V,。由于電源電壓是1.8 V,,所以增加尾電流源管依舊可以使電路穩(wěn)定工作。

    除共用電流外,,VCO和二分頻電路可以看做獨(dú)立電路,。外部電流鏡給二分頻器的時(shí)鐘控制對(duì)M11、M12和尾電流源管M13提供直流偏壓,,這對(duì)于維持VCO和二分頻電路的直流工作點(diǎn)穩(wěn)定具有重要意義,。一旦VCO和二分頻器的電流固定,為了保證兩級(jí)電路DC工作點(diǎn)的穩(wěn)定,,只需要保證Vmid點(diǎn)的電壓穩(wěn)定即可,,所以需要在Vmid點(diǎn)加接地電容。通過參數(shù)仿真選取符合要求的Vmid點(diǎn)電容的最小值,,最終選擇的NMOS電容為10 pF,,相對(duì)文獻(xiàn)[10]降低了58.3%。

    VCO諧振網(wǎng)絡(luò)輸出的交流信號(hào)通過電容耦合到二分頻器開關(guān)管,,保證二分頻器的正常分頻與正交信號(hào)產(chǎn)生,。為了實(shí)現(xiàn)穩(wěn)定的調(diào)諧增益和輸出頻率范圍,采用3 bit控制字調(diào)節(jié)電容陣列實(shí)現(xiàn)粗調(diào)諧,,細(xì)調(diào)諧電壓Vtune范圍是0.4~1.4 V,。

1.2 電感模型

    LC負(fù)阻振蕩器包含諧振電路和負(fù)阻對(duì),兩者都對(duì)VCO的性能具有重要影響,。根據(jù)Lesson提出的線性模型[11],,振蕩器的相位噪聲L{Δw}如下:

    wdz2-gs1.gif

其中,F(xiàn)是噪聲系數(shù),,Psig是信號(hào)功率,,Qtank是諧振電路品質(zhì)因數(shù)。由于相位噪聲和Qtank平方成反比,,因此增大諧振電路品質(zhì)因數(shù)有利于改善相位噪聲,。一般情況下,諧振電路的品質(zhì)因數(shù)約等于其中電感品質(zhì)的因數(shù),,因此電感的設(shè)計(jì)至關(guān)重要,。通過ASITIC軟件繪制差分電感,線寬為30 μm,,線間隔為3 μm,,內(nèi)徑為100 μm,,圈數(shù)為3。然后在Momentum中進(jìn)行版圖S參數(shù)提取,,最后根據(jù)提取到的S參數(shù)通過ADS軟件對(duì)電感電學(xué)參數(shù)進(jìn)行優(yōu)化擬合,,優(yōu)化仿真中采用基于雙端口π模型[1]的2π電感模型,如圖2,。

wdz2-t2.gif

    ADS優(yōu)化得到的電感模型S參數(shù)如圖3,,在VCO振蕩頻率范圍內(nèi)(1.5~2.0 GHz)與版圖提取S參數(shù)基本相符,。最終得到的差分電感電學(xué)模型參數(shù)已經(jīng)在圖2中給出,品質(zhì)因數(shù)是[email protected] GHz,。

wdz2-t3.gif

2 仿真結(jié)果分析

    在Cadence Virtuoso中完成版圖繪制,VCO部分和二分頻器采用全對(duì)稱設(shè)計(jì),,并且使用Dummy晶體管和Dummy電阻減小制造誤差。采用TSMC 0.18 μm單阱工藝?yán)L制版圖,,包含VCO,、二分頻器,、PAD、偏置電路和測(cè)試Buffer等的整體版圖如圖4,,除PAD外,面積為0.38 mm2,。

wdz2-t4.gif

    采用1.8 V電源電壓進(jìn)行后仿,當(dāng)VCO諧振網(wǎng)絡(luò)的振蕩頻率為1.701 2 GHz時(shí),,二分頻器輸出正交信號(hào)以及VCO振蕩信號(hào)的瞬態(tài)波形如圖5、圖6所示,,結(jié)果表明二分頻器可以實(shí)現(xiàn)正交性較好的信號(hào)輸出,在各個(gè)Corner和溫度下的信號(hào)幅度都大于200 mV,,對(duì)應(yīng)頻率為850.6 MHz,。VCO諧振網(wǎng)絡(luò)的輸出信號(hào)幅度為295 mV,可以滿足一級(jí)變頻的輸出信號(hào)要求。

wdz2-t5.gif

wdz2-t6.gif

    為了驗(yàn)證尾電流源管對(duì)電路總電流的影響,,仿真得到流經(jīng)尾電流源管的瞬態(tài)電流,,如圖7所示,電流在1.05 mA上下周期性波動(dòng),,波動(dòng)幅度為0.05 mA,,相比無尾電流源的電流復(fù)用結(jié)構(gòu)波動(dòng)范圍較小,,平均電流損耗降低。同時(shí),,雖然交流電容降低為10 pF,相對(duì)文獻(xiàn)[10]降低了58.3%,,但是最終實(shí)現(xiàn)的中間節(jié)點(diǎn)Vmid的電壓基本穩(wěn)定在1.085 V,如圖8所示,,這保證了VCO和二分頻器在電流復(fù)用狀態(tài)下的正常工作。

wdz2-t7.gif

wdz2-t8.gif

    針對(duì)3 bit電容陣列進(jìn)行鎖定頻率仿真,,得到的調(diào)諧曲線如圖9,有效調(diào)諧電壓范圍為0.4~1.4 V,,調(diào)諧頻率覆蓋783~866 MHz,單條調(diào)諧曲線頻率范圍約為17~18 MHz,,保證了較好的頻率交疊,。

wdz2-t9.gif

    在1.8 V電源電壓下的仿真結(jié)果表明,,當(dāng)輸出信號(hào)頻率為850.6 MHz時(shí),,消耗電流1.05 mA,1 MHz偏移處的相位噪聲為-126 dBc/Hz,。信號(hào)的相位噪聲如圖10所示。

wdz2-t10.gif

    將本文實(shí)現(xiàn)的電流復(fù)用VCO和文獻(xiàn)中的正交信號(hào)產(chǎn)生VCO進(jìn)行對(duì)比,結(jié)果如表1,,其中FoM值公式如下:

    wdz2-gs2.gif

結(jié)果表明,,在1.8 V電壓下產(chǎn)生的850.6 MHz正交信號(hào)對(duì)應(yīng)的FoM值為182 dBc,。相比采用相同工藝和電流復(fù)用技術(shù)的文獻(xiàn)[10],,本設(shè)計(jì)的FoM值提高了2 dB。FoM值得到改善的根本原因在于,,本文對(duì)文獻(xiàn)[10]的改進(jìn)使電路功耗降低了約38.24%,同時(shí)相位噪聲性能基本保持不變,,這對(duì)于低功耗藍(lán)牙應(yīng)用具有重要意義。

wdz2-b1.gif

3 結(jié)束語

    在TSMC 0.18 μm工藝下實(shí)現(xiàn)了一個(gè)用于BLE射頻收發(fā)機(jī)的低功耗正交信號(hào)產(chǎn)生器,,通過電流復(fù)用技術(shù)降低了VCO和二分頻器的整體功耗。仿真結(jié)果表明,,在1.8 V電源電壓下僅消耗1.05 mA電流,對(duì)低功耗藍(lán)牙應(yīng)用具有重要意義,。正交信號(hào)頻率為850.6 MHz時(shí)對(duì)應(yīng)的相位噪聲為-126 dBc/Hz@1MHz,F(xiàn)oM值約為182 dBc,。二分頻器輸出的正交信號(hào)頻率范圍是783~866 MHz,覆蓋目標(biāo)頻率范圍,,整體版圖面積為0.38 mm2。在維持相位噪聲滿足指標(biāo)要求的情況下,,本設(shè)計(jì)對(duì)其他低功耗應(yīng)用具有指導(dǎo)意義,。

參考文獻(xiàn)

[1] 池保勇,,余志平,石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)[M].北京:清華大學(xué)出版社,,2006.

[2] KIM H,SHIN H.A 2.4-GHz current-reuse OOK wake-up receiver for MICS applications[J].Ieice Electronics Express,2013,,10(14):1-4.

[3] JI X C,WU J H,,SHI L X.Current reused Colpitts VCO and frequency divider with quadrature outputs[C].2011 International Conference on Electric Information and Control Engineering,2011:256-269.

[4] LEUNG L L K,,LUONG H C.A 1 V 9.7 mW CMOS frequency synthesizer for IEEE 802.1 la transceivers[J].IEEE Trans.Microw.Theory Tech.,2008,,56(1):39-48.

[5] NG A W,,LUONG H C.A 1 V 17 GHz 5 mW quadrature CMOS VCO based on transformer coupling[C].In IEEE Int.Solid-State Circuits Conf.(ISSCC) Tech.Dig.,,2006:198-199.

[6] WANG S,,CHAWLA V,HA D S,,et al.IEEE,Low-voltage low-power 1.6 GHz quadrature signal generation through stacking a transformer-based VCO and a divide-by-two[J].IEEE Transaction on Circuits and Systems—I:Regular Papers,,2012,59(12):2901-2910.

[7] PARK D,,IEEE,CHO S H.A 1.8 V 900 ?滋W 4.5 GHz VCO and Prescaler in 0.18 m CMOS Using Charge-Recy-cling Technique[J].IEEE Microwave and Wireless Components Letters,,2009,,19(2).

[8] PARK D,CHO S.An adaptive body-biased VCO with voltage boosted switched tuning in 0.5 V supply[C].2006 Proceedings of the 32nd European Solid-State Circuits Conference,,2006:444-447.

[9] PARK D,LEE W,,JEON S,et al.A 2.5 GHz 860 μW charge-recycling fractional-N frequency synthesizer in 130 nm CMOS[C].2008 IEEE Symposium on VLSI Circuits,,2008:88-89.

[10] PARK K G,,JEONG C Y,PARK J W,,et al.Current reusing VCO and divide-by-two frequency divider for quadrature LO generation[J].IEEE Microwave and Wireless Components Letters,2008,,18(6):413-415.

[11] LEESON D B.A simple model of feedback oscillator noise spectrum[J].Proceedings of the IEEE,1966,,54(2):329-330.

[12] KYTONAKI E A,PAPANANOS Y.A low-voltage differentially tuned current-adjusted 5.5 GHz quadrature VCO in 65 nm CMOS technology[J].IEEE Trans.Circuits Systems II,,Exp.Briefs,2011,,58:254-258.



作者信息:

張頂頂1,2,,3,張釗鋒1,,3,廖友春1,,2

(1.中國科學(xué)院 上海高等研究院,上海201210,;2.中國科學(xué)院大學(xué),北京100049,;3.上??萍即髮W(xué),,上海201210)

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載。