《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 一種高線(xiàn)性度的2.4 GHz CMOS功率放大器設(shè)計(jì)
一種高線(xiàn)性度的2.4 GHz CMOS功率放大器設(shè)計(jì)
2022年電子技術(shù)應(yīng)用第12期
王家文1,2,潘文光1,,2
1.中國(guó)科學(xué)院大學(xué) 微電子學(xué)院,北京100049,;2.南京中科微電子有限公司,,江蘇 南京210018
摘要: 為了滿(mǎn)足目前物聯(lián)網(wǎng)低成本,、低功耗與較高線(xiàn)性度的市場(chǎng)應(yīng)用需求,提出了一種高線(xiàn)性度的2.4 GHz功率放大器(PA),。該功率放大器為兩級(jí)結(jié)構(gòu),,為了提高增益的同時(shí)保持較低的靜態(tài)功耗其驅(qū)動(dòng)級(jí)采用了電流復(fù)用兩級(jí)共源放大結(jié)構(gòu),并且使用了兩級(jí)失真抵消的方法減小了晶體管跨導(dǎo)非線(xiàn)性的影響,,同時(shí)采用二極管線(xiàn)性化偏置來(lái)補(bǔ)償寄生電容非線(xiàn)性導(dǎo)致的增益壓縮現(xiàn)象,。該功率放大器采用0.18 μm CMOS工藝,后仿真結(jié)果表明,,在2.4 GHz工作頻率下,,該P(yáng)A小信號(hào)增益為30 dB,輸出1 dB壓縮點(diǎn)為22 dBm,靜態(tài)功耗為53 mW,,功率附加效率峰值為31%,。
中圖分類(lèi)號(hào): TN722
文獻(xiàn)標(biāo)識(shí)碼: A
DOI:10.16157/j.issn.0258-7998.212409
中文引用格式: 王家文,潘文光. 一種高線(xiàn)性度的2.4 GHz CMOS功率放大器設(shè)計(jì)[J].電子技術(shù)應(yīng)用,,2022,,48(12):65-69.
英文引用格式: Wang Jiawen,Pan Wenguang. Design of a 2.4 GHz CMOS power amplifier with high linearity[J]. Application of Electronic Technique,,2022,,48(12):65-69.
Design of a 2.4 GHz CMOS power amplifier with high linearity
Wang Jiawen1,2,,Pan Wenguang1,,2
1.School of Microelectronics,University of Chinese Academy of Sciences,,Beijing 100049,,China; 2.Nanjing Zhongke Microelectronics Co.,,Ltd.,,Nanjing 210018,China
Abstract: In order to meet the market demand of low-cost, low-power consumption and high linearity of the Internet of Things, a 2.4 GHz power amplifier(PA) with high linearity is proposed. The power amplifier has a two-stage structure. In order to improve the gain while maintaining low static power consumption, the driver stage of the PA adopts a current multiplexing two-stage common source amplifier structure, uses a two-stage distortion cancellation method to reduce transconductance nonlinearity, and adopts diode linearization bias to compensate gain compression phenomenon caused by parasitic capacitance nonlinearity. The PA uses a 0.18 μm CMOS process. Simulation results show that at 2.4 GHz operating frequency, the PA has a small signal gain of 30 dB, an output 1 dB compression point of 21.7 dBm, a static power consumption of 53 mW, and a power-added efficiency peak of 31%.
Key words : power amplifier,;current multiplexing,;distortion cancellation;diode linearization bias

0 引言

    作為信息技術(shù)產(chǎn)業(yè)第三次革命的物聯(lián)網(wǎng)技術(shù)高速發(fā)展,,對(duì)應(yīng)用于物聯(lián)網(wǎng)的無(wú)線(xiàn)收發(fā)機(jī)也提出了低成本,、低功耗與高集成度的新需求[1-2],作為無(wú)線(xiàn)收發(fā)機(jī)中核心模塊的CMOS功率放大器(PA)也得到了廣泛的關(guān)注與研究,。降低功耗的主流方法為柵極偏置技術(shù),,通過(guò)調(diào)整不同的偏置來(lái)達(dá)到降低功耗的目的,但通過(guò)調(diào)整偏置電壓降低功耗會(huì)惡化PA線(xiàn)性度,,電流復(fù)用技術(shù)憑借其可以在保證較高增益的同時(shí)降低功耗的優(yōu)點(diǎn)也在射頻CMOS電路設(shè)計(jì)中得到了廣泛應(yīng)用[3-6],。隨著現(xiàn)代通信調(diào)制方式的復(fù)雜化程度越來(lái)越高,對(duì)PA的線(xiàn)性度要求也在不斷地提高,,這就常會(huì)要求PA工作在功率回退狀態(tài)下,,但這是通過(guò)降低效率來(lái)提高線(xiàn)性度。針對(duì)CMOS PA同樣有很多線(xiàn)性化方法被提出,,主要有最佳偏置技術(shù),、預(yù)失真技術(shù)、多柵晶體管技術(shù),、電容補(bǔ)償技術(shù)等,,這些線(xiàn)性化方法通常會(huì)被結(jié)合使用來(lái)使PA線(xiàn)性度達(dá)到滿(mǎn)意的水平[7-12],。

    為了達(dá)到低功耗高線(xiàn)性度的要求,本文基于0.18 μm CMOS工藝設(shè)計(jì)了一種兩級(jí)線(xiàn)性功率放大器,,其中驅(qū)動(dòng)級(jí)使用電流復(fù)用結(jié)構(gòu)提供較高增益的同時(shí)保持較低的靜態(tài)功耗,,同時(shí)使用了兩級(jí)失真抵消與二極管線(xiàn)性化技術(shù)改善PA線(xiàn)性度。該P(yáng)A為射頻前端芯片的一部分,,整體射頻前端芯片主要包括PA,、低噪聲放大器(LNA)與射頻開(kāi)關(guān),目前整體射頻前端芯片已完成版圖設(shè)計(jì)與后仿真驗(yàn)證并遞交制造廠(chǎng)進(jìn)行流片,。




本文詳細(xì)內(nèi)容請(qǐng)下載:http://forexkbc.com/resource/share/2000005042,。




作者信息:

王家文1,2,,潘文光1,,2

(1.中國(guó)科學(xué)院大學(xué) 微電子學(xué)院,北京100049,;2.南京中科微電子有限公司,,江蘇 南京210018)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載,。