摘要：NAND FLASH在電子行業(yè)已經(jīng)得到了廣泛的應用,，然而在生產(chǎn)過程中出現(xiàn)壞塊和在使用過程中會出現(xiàn)壞塊增長的情況,，針對這種情況，本文介紹了一種基于magnum II 測試機的速測試的方法,，實驗結果表明,，此方法能夠有效提高FLASH的全空間測試效率。另外,，針對NAND FLASH的關鍵時序參數(shù),，如tREA（讀信號低電平到數(shù)據(jù)輸出時間）和tBERS（塊擦除時間）等，使用測試系統(tǒng)為器件施加適當?shù)目刂萍?，完成NAND FLASH的時序配合,，從而達到器件性能的測試要求。

關鍵詞：magnum II,，VDNF64G08RS50MS4V25-III,，NAND FLASH

1. 引言

NAND FLASH是一種廉價、快速,、高存儲密度,、大容量的非易失性存儲器，廣泛應用在需要存儲大量數(shù)據(jù)的場合,。由于其塊擦除,、頁編程比較快和容量比較大。NAND FLASH通常會伴隨壞塊,，所以出產(chǎn)時會有壞塊標記,，這些壞塊通常不使用，而沒有標記成壞塊的可正常使用,。在使用過程中,，由于環(huán)境和使用年限等因素的影響，通常會出現(xiàn)壞塊增長,，這些壞塊的出現(xiàn)會導致系統(tǒng)出現(xiàn)故障,。所有通常在使用前可進行測試,，以找出增長的壞塊，本文章介紹了一種基于magnum II 測試機的NAND FLASH的測試方法,。

2. VDNF64G08RS50MS4V25-III模塊介紹

2.1  VDNF64G08RS50MS4V25-III的結構

VDNF64G08RS50MS4V25-III NAND FLASH存儲器采用疊層型立體封裝工藝進行封裝,，內部采用4片相同型號的塑封芯片（型號：MT29F16G08ABABAWP-AITX:B，溫度等級：工業(yè)級-40～85℃,，版本號：1612 WP 29F8G08ABABA AITX B 1-2 ,，生產(chǎn)廠家：鎂光），分八層進行疊裝,，每層一個芯片,。模塊的重量約為6.7±0.5克。其主要特性如下：

總容量：64G bit,；

工作電壓：3.3V(典型值),，2.7~ 3.6V(范圍值)；

數(shù)據(jù)寬度：8位,；

頁大?。?4K+224)byte；

塊大?。?28頁=(512K+28K) byte,；

片選塊容量：2048塊；

頁讀操作

—讀時間：25us(最大) ,；

—串行讀取時間：25ns(最小) ,；

快速寫周期時間

—頁編程時間：230us(典型) ；

—塊擦除時間：0.7ms(典型),。

圖1 VDNF64G08RS50MS4V25-III原理框圖

圖2 VDNF64G08RS50MS4V25-III存儲器基片內部結構框圖

2.2  VDNF64G08RS50MS4V25-III的引腳說明

VDNF64G08RS50MS4V25-III存儲器采用的是SOP封裝工藝,，整塊芯片表面鍍金，這樣可以大幅度增強了芯片的抗干擾和抗輻射的能力,，有利于該芯片能應用于航空航天等惡劣的環(huán)境。

VDNF64G08RS50MS4V25-III 存儲器各引腳的功能說明如下：

VCC：+3.3V電源輸入端,。濾波的旁路電容應盡可能靠近電源引腳, 并直接連接到地,；

VSS：接地引腳；

#CE0/#CE1/#CE2/#CE3：片選信號,，低電平有效時選中該片,；

CLE: 命令鎖存，高電平有效,；

ALE：地址鎖存,，高電平有效；

#WE：寫信號,，低電平有效,，數(shù)據(jù)有效發(fā)生在相應地址有效之后的兩個周期,；

#RE：讀信號,低電平有效。

DQ0~DQ7：數(shù)據(jù)輸入/輸出腳,，地址輸入輸出腳,；

#WP: 寫保護。

2.3  VDNF64G08RS50MS4V25-III的功能操作

表1 器件功能真值表

注：“H”代表高電平,，“L”代表低電平,，“X”代表可以是任何狀態(tài)

3. VDNF64G08RS50MS4V25-III的電特性

VDNF64G08RS50MS4V25-III電特性見表2：

表2：產(chǎn)品電特性

表3：AC特性

4. VDNF64G08RS50MS4V25-III的測試方案

在本案例中，我們選用了Teradyne公司的magnum II測試系統(tǒng)對VDNF64G08RS50MS4V25-III進行全面的性能和功能評價,。該器件的測試思路為典型的數(shù)字電路測試方法,，即存儲陣列的讀寫功能測試及各項電特性參數(shù)測試。

4.1 magnum II測試系統(tǒng)簡介

Magnum II測試系統(tǒng)是上海Teradyne公司生產(chǎn)的存儲器自動測試機,，它由主機和測試底架組成,，每個測試底架包含5個網(wǎng)站裝配板（Site  Assembly Board），每個裝配板有128組測試通道,，可用來連接DUT（Device Under Test）的管腳,，5個裝配板之間完全相互獨立，故可以聯(lián)合多個裝配板測試管腳數(shù)更多的產(chǎn)品,。除了與主機通信的裝配板外,，測試底架還包括系統(tǒng)電源供給、電源監(jiān)控板,、冷卻風扇,、以太網(wǎng)集線器和測試板鎖定裝置。使用Magnum II測試系統(tǒng)時,，通過主機編程的方式配置各裝配板,，再由各裝配板對DUT進行一系列向量測試，最終在主機的UI界面打印出測試結果,。

Magnum II測試系統(tǒng)有著強大的算法模塊APG（Algorithmic Pattern Generator）,，可生成各種檢驗程序，即測試pattern,，如棋盤格測試程序,，反棋盤格測試程序，全空間全1測試,，全空間全0測試,，讀寫累加數(shù)測試，讀寫隨機數(shù)測試,，對角線測試等,，采用這些測試向量可以對器件進行較為全面的功能檢測。

4.2 采用Magnum II測試系統(tǒng)的測試方案設計

1）硬件設計

按照magnum II測試系統(tǒng)的測試通道配置規(guī)則，繪制VDNF64G08RS50MS4V25-III的測試轉接板,，要對器件速率,、工作電流、抗干擾等相關因素進行綜合考量,。

2）軟件設計

考慮到使用該模塊為器件提供需要施加激勵信號的特殊性,，我們采用了magnum II系統(tǒng)的特殊編程語言和C++編程語言，在VC++環(huán)境中調試測試程序,，來完成相應的控制操作,。具體實施步驟如下：

A、按照magnum II的標準編程方法,，先完成對VDNF64G08RS50MS4V25-III的Pin Assignments 定義,，Pin Scramble定義，Pin Electronics,，Time Sets等的設置,。

B、確定Sequence Table Execution Order,，編輯每一組測試項,，即Test Block, Test Block 里面需要包含Pin Electronics，Time Sets,，funtest()函數(shù),，funtest()函數(shù)中就會使用到pattern。

C,、編輯pattern使用的是magnum II測試系統(tǒng)的特殊編程語言,，運用APG中各模塊的功能編輯所需要的算法指令，編譯生成object code,。

4.3 VDNF64G08RS50MS4V25-III的功能測試

針對NAND FLASH等存儲單元陣列的各類故障模型,，如陣列中一個或多個單元的一位或多位固定為0或固定為1故障（Stuck at 0 or 1 fault）、陣列中一個或多個單元固定開路故障（Stuck open fault）,、狀態(tài)轉換故障（Transition fault）,、數(shù)據(jù)保持故障（Data maintaining fault）、狀態(tài)耦合故障（Coupling fault）等,，有相應的多種算法用于對各種故障類型加以測試,，本文采用，全0,、全1，棋盤格,、反棋盤格,，累加，隨機數(shù)的測試算法。

1）APG簡介

APG即為Algorithmic Pattern Generator（算法模式生成器）模塊的簡稱,，它其實就是一個簡單的電腦,，用特殊的編程語言和編譯器生成目標代碼供測試系統(tǒng)使用，APG主要由兩個地址生成器（XALU和YALU）,、一個數(shù)據(jù)生成器(Data Generator),、一個時鐘選擇信號生成器(Chip Select)組成。

一組地址生成器最多可編輯24位地址長度,，結合兩個地址生成器可產(chǎn)生一系列的地址算法,，如單個地址的遞增（increment）、遞減(decrement),、輸出全為1(all 1s),、輸出全為0(zeros)等操作，兩個地址的關聯(lián)操作有相加(add),、相減(subtract),、或運算(or)、與運算(and),、異或(xor)運算等,，運用這些地址算法可以非常靈活地尋址到器件的任一一個存儲單元，以滿足各種測試需求,。

數(shù)據(jù)生成器最多可編輯36位數(shù)據(jù)長度,，其功能除了有相加(add)、相減(subtract),、或運算(or),、與運算(and)、異或(xor)運算等以外,，還可以與地址生成的背景函數(shù)（bckfen）配合使用,，以生成需要的數(shù)據(jù)，如當?shù)刂窞槠鏀?shù)是生成0x55的數(shù)據(jù),，當?shù)刂窞榕紨?shù)時生成0xaa的數(shù)據(jù)等等,。

時鐘信號生成器最多可編輯18個片選通道，并且可產(chǎn)生4種不同的波形,，即脈沖有效,，脈沖無效，電平有效,，電平無效,。

除以上四個模塊外，APG還包括管腳定義模塊（pinfunc）,，計數(shù)器（count）,APG控制器（mar）等,，使用magnum II特殊的編程語言并運用這些模塊的功能編輯出所需要的算法指令，便可以對器件進行功能測試。

4.4  VDNF64G08RS50MS4V25-III的電性能測試

針對NAND FLASH類存儲器件,，其電性測試內容主要有管腳連通性測試（continuity）,、管腳漏電流測試(leakage)，電源管腳靜態(tài)電流測試(ICC1/ ICC2),、電源管腳動態(tài)電流測試(ICC3),、輸出高/低電平測試（voh/vol），時序參數(shù)測試(TACC,、TOE,、TCE)。

1） PMU簡介

PMU即為Parametric Measurement Unit,，可以將其想像為一個電壓表,，它可以連接到任一個器件管腳上，并通過force電流去測量電壓或force電壓去測量電流來完成參數(shù)測量工作,。當PMU設置為force 電流模式時,，在電流上升或下降時，一旦達到系統(tǒng)規(guī)定的值,，PMU Buffer就開始工作,，即可輸出通過force電流測得的電壓值。同理,，當PMU設置為force 電壓模式時,， PMU Buffer會驅動一個電平，這時便可測得相應的電流值,。NAND FLASH 器件的管腳連通性測試（continuity）,、漏電流測試(leakage)、voh/vol測試均采用這樣的方法進行,。

2）  靜態(tài)電流測試((ICC1/ ICC2),、動態(tài)電流測試(ICC3)、時序參數(shù)測試(TACC,、TOE),。

靜態(tài)電流測試不需要測試pattern，而動態(tài)電流測試需要測試pattern,，使用的電流抓取函數(shù)分別是test_supply()和ac_test_supply(),，需要注意的是測試靜態(tài)電流時器件的片選控制信號需置成vcc狀態(tài)，測試動態(tài)電流時負載電流（ioh/iol）需設為0ma,。

對時序參數(shù)進行測試時,， pattern測試是必不可少的。采用逐次逼近法進行,，可以固定控制信號的時序,，改變data strobe的時序來捉取第一次數(shù)據(jù)輸出的時間,；也可以固定data strobe的時序，改變控制信號的第一次有效沿的時間,，與data strobe的時序做差運算即可得到器件的最快反應時間。

參考文獻：

[1] Neamen,D.A.電子電路分析與設計——模擬電子技術[M],。清華大學出版社,。2009：118-167。

[2] 珠海歐比特控制工程股份有限公司VDNF64G08RS50MS4V25-III使用說明書[Z]. 2013,。

[3] Magnum II Programmer’s Manual,。上海泰瑞達。