《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 電源技術(shù) > 設(shè)計應(yīng)用 > 一種EEPROM中高壓產(chǎn)生電路的設(shè)計與實現(xiàn)
一種EEPROM中高壓產(chǎn)生電路的設(shè)計與實現(xiàn)
2017年電子技術(shù)應(yīng)用第10期
李振國1，2，何 洋1，2，胡 毅1,，2，王晉雄1,，2,，唐曉柯1，2,，原義棟1,，2，李垠韜3,，袁衛(wèi)國3
1.北京智芯微電子科技有限公司,，國家電網(wǎng)公司重點實驗室 電力芯片設(shè)計分析實驗室，北京100192,； 2.北京智芯微電子科技有限公司,，北京市電力高可靠性集成電路設(shè)計工程技術(shù)研究中心，北京100192,； 3.國網(wǎng)冀北電力有限公司,，北京100053
摘要： 設(shè)計了一種應(yīng)用于EEPROM的低電源電壓的片內(nèi)升壓電路?；陔妷罕冻穗娐?，獲得兩倍于電源電壓的驅(qū)動電壓，用來驅(qū)動高壓電荷泵電路得到EEPROM擦寫用的15 V高壓,，實現(xiàn)EEPROM在1.3 V電壓下穩(wěn)定的工作,。同時，基于負(fù)溫度特性的電壓分壓電路實現(xiàn)電荷泵輸出高壓的負(fù)溫度特性,，提升了存儲器在整個工作溫度范圍（-40 ℃~85 ℃）內(nèi)的可靠性,。設(shè)計的高壓產(chǎn)生電路在0.13 μm Embedded EEPROM CMOS工藝實現(xiàn)，工作電壓為1.3 V~1.75 V,，面積大小為600 μm×80 μm,。
中圖分類號： TN752
文獻(xiàn)標(biāo)識碼： A
DOI：10.16157/j.issn.0258-7998.179017
中文引用格式： 李振國，何洋,，胡毅,，等. 一種EEPROM中高壓產(chǎn)生電路的設(shè)計與實現(xiàn)[J].電子技術(shù)應(yīng)用,，2017，43(10)：23-25,，30.
英文引用格式： Li Zhenguo,，He Yang，Hu Yi,，et al. Design and realization of a high voltage generator circuit with low voltage applied in EEPROM[J].Application of Electronic Technique,，2017，43(10)：23-25,，30.
Design and realization of a high voltage generator circuit with low voltage applied in EEPROM
Li Zhenguo1,，2，He Yang1,，2,，Hu Yi1，2,，Wang Jinxiong1,，2，Tang Xiaoke1,，2,，Yuan Yidong1，2,，Li Yintao3,，Yuan Weiguo3
1.State Grid Key Laboratory of Power Industrial Chip Design and Analysis Technology， Beijing Smart-Chip Microelectronics Technology Co.,，Ltd.,，Beijing 100192，China,； 2.Beijing Engineering Research Center of High-reliability IC with Power Industrial Grade,， Beijing Smart-Chip Microelectronics Technology Co.，Ltd.,，Beijing 100192,，China； 3.State Grid Jibei Electric Power Company,，Beijing 100053,，China
Abstract： A high voltage generator circuit with low voltage is presented in this paper. Using voltage doubler circuit to get a higher voltage, charge pump circuit generates a 15 V high voltage for electrically erasable programmable read-only memory(EEPROM) normal operation in 1.3 V low voltage. A negative temperature divided voltage circuit was designed to realize a 15 V high voltage with complementary to absolute temperature(CTAT). EEPROM′s reliability was improved when the temperature changes from -40 ℃ to 85 ℃. The high voltage generator circuit has been implemented in 0.13 μm Embedded CMOS technology when the supply voltage varies from 1.3 V to 1.75 V. Its area is 600 μm×80 μm.
Key words : charge pump；EEPROM,；band-gap reference

0 引言

    隨著物聯(lián)網(wǎng)的蓬勃發(fā)展,，射頻識別芯片RFID迎來了爆發(fā)式的增長需求，EEPROM作為RFID芯片中核心部件，也被提出了低電源電壓,、高密度,、高可靠性等要求。隨著工藝尺寸的進(jìn)一步減小,，電路的工作電壓也在不斷降低,，但是EEPROM的擦寫操作需要的15 V高壓一直不變，其中15.5 V高壓器件的閾值電壓接近于EEPROM的正常工作電壓[1-3],；另外,，存儲單元的擦寫電壓窗口隨溫度的降低而減小，降低了芯片在低溫條件下的可靠性,?；谝陨显颍O(shè)計了一款可以工作在低電源電壓條件下,，同時產(chǎn)生具有溫度補(bǔ)償特性的擦寫高壓的電荷泵電路,；通過對高壓電路的設(shè)計改進(jìn)，提升了EEPROM的可靠性,。

    本設(shè)計的高壓產(chǎn)生電路如圖1所示,，包括時鐘驅(qū)動電路,、電壓倍乘電路,、電荷泵電路以及電壓穩(wěn)壓電路。電壓倍乘電路將最低為1.3 V的電源電壓倍乘,，用來驅(qū)動高壓電荷泵電路,。時鐘驅(qū)動電路產(chǎn)生30 MHz的非交疊兩相時鐘用來驅(qū)動電荷泵。電荷泵電路通過從電壓倍乘電路抽取電荷產(chǎn)生15 V的高壓,。電壓穩(wěn)壓電路包括分壓電路和比較器,，實現(xiàn)高壓電荷泵的輸出高壓穩(wěn)定在15 V，同時產(chǎn)生一個反饋控制信號VFLAG,。

dldz5-t1.gif

    當(dāng)電荷泵輸出高壓大于15 V時,，分壓電路得到的反饋電壓大于基準(zhǔn)電壓，VFLAG等于0,，控制時鐘驅(qū)動電路停止工作,。同樣，當(dāng)電荷泵輸出高壓小于15 V時,，反饋信號小于基準(zhǔn)電壓,，VFLAG等于電源電壓，控制時鐘電路開始工作,，使得電荷泵輸出高壓上升,，從而實現(xiàn)輸出高壓穩(wěn)定在一個合理的設(shè)計值。

    電荷泵是高壓產(chǎn)生電路中的核心部件。最早的片上電荷泵電路基于Dickson結(jié)構(gòu)[4],，該結(jié)構(gòu)采用電容實現(xiàn)電荷從上一級傳遞到下一級,；然而，器件的高閾值電壓及其體效應(yīng)限制了電荷泵的增益,，因此該結(jié)構(gòu)不適用于低電源電壓環(huán)境,。

    本論文中，采用電壓倍乘電路,，得到兩倍于電源的電壓用來驅(qū)動主電荷泵電路,，實現(xiàn)了高壓產(chǎn)生電路的低電源電壓工作[5]。同時,，采用具有負(fù)溫度系數(shù)特性的分壓電路,，實現(xiàn)電荷泵電路輸出電壓的負(fù)溫度特性，解決了EEPROM在低溫條件下可靠性降低的問題,。

1 升壓電路

1.1 電壓倍乘電路

    圖2中,，M1、M2是交叉連接的Native NMOS器件,，其漏端neta,、netb分別通過各自的電荷泵電容C1、C2連接至?xí)r鐘CLK及其不交疊反相時鐘CLKB,。PMOS器件M5,、M6為所有PMOS器件M3~M6提供合適的襯底電壓。M3,、M4交叉連接構(gòu)成輸出級,。當(dāng)CLK為低電平時，M1,、M3導(dǎo)通,，M2、M4截止,，此時節(jié)點neta的電壓等于輸入電壓VIN,。當(dāng)CLK出現(xiàn)上升沿后，M1~M4全部截止,，由于neta沒有充,、放電通道，其電壓被抬高至VIN+VCLK,，其中VCLK為時鐘CLK的幅度,。因此，M1,、M3截止,，M2、M4導(dǎo)通。理想條件下,，VOUT等于兩倍的電源電壓,。該電路具有內(nèi)部節(jié)點電壓不隨時鐘信號跳變而大幅度變化的特點。

dldz5-t2.gif

1.2 電荷泵電路

    電壓倍乘電路都有一個輸入電壓和一個輸出電壓,，結(jié)果等于VOUT=VIN+VCLK,。在理想情況下，將N個電壓倍乘電路作為子單元級聯(lián)起來就可以得到大小為(N+1)·VDD的電壓[6],。高壓電荷泵電路如圖3所示,。

dldz5-t3.gif

    本設(shè)計中，電荷泵電路由10級電壓倍乘電路組成,，其中第一級的輸入電壓為VDD,，所有級的時鐘電壓幅度為電壓倍乘電路的輸出電壓，約為2·VDD,。

    因此,，理想條件下電荷泵輸出電壓VPPH的理想值為：

    dldz5-gs1.gif

    由于體效應(yīng)、高壓漏電等非理想因素的影響,，電荷泵的輸出高壓達(dá)不到式(1)中的理想值,。

1.3 電壓穩(wěn)壓電路

    為了防止過高的高壓損壞存儲器件，降低EEPROM的可靠性,，需要穩(wěn)定電荷泵的輸出高壓,。通常在高壓產(chǎn)生電路中增加電壓穩(wěn)壓電路，如圖1所示,。當(dāng)分壓電路產(chǎn)生的反饋信號VFB高于帶隙基準(zhǔn)源產(chǎn)生的參考電壓VREF時,，比較器輸出邏輯‘0’，關(guān)閉電荷泵電路的驅(qū)動時鐘,。同樣，當(dāng)反饋信號低于VREF時,，比較器輸出邏輯‘1’,，時鐘驅(qū)動電路、電荷泵正常工作,。

    為實現(xiàn)高壓信號VPPH與溫度負(fù)相關(guān),，設(shè)計了分壓比隨溫度變化的分壓電路。當(dāng)溫度升高時,，分壓電路中的二極管壓降減小,，而溫度升高時，二極管壓降升高,，使得VPPH隨溫度的升高而降低,。

    dldz5-gs2.gif

2 實驗結(jié)果

2.1 仿真結(jié)果

    本文中的高壓產(chǎn)生電路在0.13 μm CMOS Embedded EEPROM工藝上實現(xiàn)，工作最小電壓1.3 V，時鐘頻率30 MHz,，負(fù)載電容為50 pF,。

    高壓產(chǎn)生電路VPPH的仿真結(jié)果如圖4所示，其中VBOOST信號為電壓倍乘電路的輸出電壓,，用來向高壓電荷泵中電容提供電荷的驅(qū)動電壓,；VPPH的大小為15 V。

dldz5-t4.gif

2.2 測試結(jié)果

    高壓產(chǎn)生電路作為EEPROM的一部分已經(jīng)在0.13 μm CMOS Embedded工藝上完成制備,，面積大小為800 μm×60 μm,。

    圖5顯示了高壓產(chǎn)生電路的高壓輸出VPPH隨溫度變化的測量結(jié)果?？梢钥吹?，電壓VPPH在整個工作溫度范圍內(nèi)(-40 ℃~85 ℃)，隨溫度線性變化約為200 mV,，提升了存儲器在低溫下的擦寫窗口,，使得存儲器的低溫可靠性得到提升。

dldz5-t5.gif

3 結(jié)論

    在本文中,，設(shè)計并制備了一個應(yīng)用于EEPROM的低電源電壓工作的高壓產(chǎn)生電路,。測量結(jié)果顯示電荷泵在1.3 V~1.65 V的電源下正常工作；同時采用負(fù)溫度特性的電壓分壓電路,，實現(xiàn)電荷泵的高壓輸出具有負(fù)溫度特性,，補(bǔ)償了存儲器件的電壓窗口隨溫度變化的問題，提升了低溫條件下的存儲器可靠性,。

參考文獻(xiàn)

[1] CHOI K H,，PARK J M，KIM J K.Floating-well charge pump circuits for sub-2.0 V single power supply flash memories[J].IEEE Symposium on VLSI Circuits,，1997：61.

[2] Yan Na,，Tan Xi，Zhao Dixian.An ultra-low-power embedded EEPROM for passive RFID tags[J].Chinese Journal of Semiconductors,，2006,，27(6)：994.

[3] OTSUKA N，HOROWITZ M.Circuit techniques for 1.5 V power supply flash memory[J].IEEE J.Solid-State Circuits,，1997,，32(8)：1217-1230.

[4] DICKSON J E.On-chip high-voltage generation in MNOS integrated circuits using aIl improved voltage multiplier technique[J].IEEE Journal of Solid-State Circuits，1976,，11(3)：374-378．

[5] FAVRAT P,，DEVAL P，DECLERCQ M．J．A high-efficiency CMOS voltage doubler[J].Electronics Letters,，1998,，33(3)：410-416．

[6] PELLICONI R,，LEZZI D，BARONI A,，et a1．Power efficient charge pump in deep submicron standard CMOS technology[J].IEEE dournal of Solid-State Circuits,，2003，38(6)：1068-1071．



作者信息：

李振國1,，2,，何  洋1，2,，胡  毅1,，2，王晉雄1,，2,，唐曉柯1，2,，原義棟1,，2，李垠韜3,，袁衛(wèi)國3

（1.北京智芯微電子科技有限公司,，國家電網(wǎng)公司重點實驗室 電力芯片設(shè)計分析實驗室，北京100192,；

2.北京智芯微電子科技有限公司,，北京市電力高可靠性集成電路設(shè)計工程技術(shù)研究中心，北京100192,；

3.國網(wǎng)冀北電力有限公司,，北京100053）

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載,。