文獻(xiàn)標(biāo)識(shí)碼： A
DOI：10.16157/j.issn.0258-7998.165909
中文引用格式： 張根苗,，李斌,，王群，等. 基于FPGA的高精度數(shù)字程控直流變換器設(shè)計(jì)[J].電子技術(shù)應(yīng)用,，2017,，43(11)：139-142，146.
英文引用格式： Zhang Genmiao,，Li Bin,，Wang Qun，et al. Design of a high precision digital programmable DC converter based on FPGA[J].Application of Electronic Technique,，2017，43(11)：139-142,，146.
0 引言
傳統(tǒng)變換器采用模擬硬件實(shí)現(xiàn)閉環(huán)反饋控制,，獲得穩(wěn)定的電壓和電流輸出。模擬控制實(shí)時(shí)反應(yīng)系統(tǒng)狀態(tài),，響應(yīng)速度較快,，然而在測試技術(shù)領(lǐng)域和儀器產(chǎn)品中，模擬系統(tǒng)穩(wěn)定性不能滿足實(shí)際需要,。為了獲得高穩(wěn)定性能,，需要添加大量元器件進(jìn)行環(huán)路補(bǔ)償。而且,，負(fù)載,、環(huán)境變化以及反饋環(huán)路中元器件的寄生參數(shù)、漂移,、老化,、不一致性等因素在一定程度上影響著系統(tǒng)的穩(wěn)定性[1，2],。因此,，在需要更快實(shí)時(shí)反應(yīng)速度的高性能變換器系統(tǒng)中，模擬控制對(duì)輸入電壓和負(fù)載的復(fù)雜變化,，很難實(shí)現(xiàn)良好的瞬態(tài)響應(yīng),，無法獲得多狀態(tài)下的穩(wěn)定控制,。
隨著集成電路制造技術(shù)飛速發(fā)展，大量可編程數(shù)字芯片,、微處理器不斷推出,，數(shù)字控制變換器開始受到人們關(guān)注。直流變換器從模擬變換器時(shí)代進(jìn)入數(shù)字變換器時(shí)代[3,，4],。數(shù)字控制技術(shù)核心在于數(shù)字閉環(huán)控制算法通過軟件配置完成，大大減少模擬器件的使用,，降低了硬件系統(tǒng)復(fù)雜度,，實(shí)現(xiàn)精確的非線性控制，也避免了由于器件參數(shù)變化,、失效等造成系統(tǒng)的不穩(wěn)定度,。同時(shí)，系統(tǒng)中使用數(shù)字濾波器實(shí)現(xiàn)控制環(huán)路的零極點(diǎn)自動(dòng)補(bǔ)償功能,，極大提高了環(huán)路控制性能,。在數(shù)字直流變換器領(lǐng)域應(yīng)用比較成熟的控制芯片主要是MCU或DSP，但由于速度受限[5,，6],，為此學(xué)者開始將重點(diǎn)轉(zhuǎn)移到FPGA上，例如文獻(xiàn)[7-9],。然而文獻(xiàn)[7-9]核心在于脈寬調(diào)制技術(shù),，本文提出一種新的設(shè)計(jì)方案，研究一種利用FPGA實(shí)現(xiàn)數(shù)字控制技術(shù)的程控直流變換器,，實(shí)現(xiàn)了高穩(wěn)定的電壓,、電流輸出。
1 方案設(shè)計(jì)
1.1 系統(tǒng)設(shè)計(jì)
與傳統(tǒng)模擬循環(huán)控制直流變換器相比,，數(shù)字控制直流變換器具有較高的穩(wěn)定性,、可靠性和靈活性，且能夠適應(yīng)較復(fù)雜的動(dòng)態(tài)負(fù)載,。數(shù)字程控直流變換器電路框圖如圖1所示,，主要由5個(gè)基本電路模塊組成，分別是FPGA電路,、數(shù)模轉(zhuǎn)換DAC電路,、功率變換電路、檢測電路和模數(shù)轉(zhuǎn)換ADC電路,。FPGA電路作為數(shù)字直流變換器控制核心器件,，實(shí)現(xiàn)電壓閉環(huán)控制和電流閉環(huán)控制。檢測電路對(duì)變換器輸出電壓和電流信號(hào)進(jìn)行采集,，通過ADC電路轉(zhuǎn)換成數(shù)字反饋信號(hào),，送入FPGA中進(jìn)行數(shù)字信號(hào)處理,，與電壓和電流的數(shù)字設(shè)定值進(jìn)行比較。FPGA數(shù)字處理后輸出電壓和電流數(shù)字混合誤差,，經(jīng)過一個(gè)DAC電路轉(zhuǎn)換為模擬誤差,，進(jìn)入功率變換電路完成電壓、電流信號(hào)的非線性精確輸出,。
1.2 FPGA設(shè)計(jì)
FPGA選用XILINX公司XC3S2000-5FGG456C芯片,，該器件不但擁有豐富的時(shí)鐘資源和I/O資源，而且可重復(fù)擦除性能好,，調(diào)試簡單,，編程方便，能夠很好地滿足本文設(shè)計(jì)的需要,。
FPGA控制原理如圖2所示,，包括數(shù)字濾波、數(shù)字比較和數(shù)字積分三部分,。其中數(shù)字濾波器和積分器是用戶根據(jù)負(fù)載不同進(jìn)行配置。通過改變積分時(shí)間常數(shù)來調(diào)理直流精度,、輸出響應(yīng),。數(shù)字濾波器也是自定義補(bǔ)償?shù)牧銟O點(diǎn)濾波器，用于改變系統(tǒng)的相位,，避免由于系統(tǒng)響應(yīng)快速而出現(xiàn)過壓沖擊以及振蕩,。數(shù)字濾波和數(shù)字積分構(gòu)成系統(tǒng)的總體響應(yīng)，針對(duì)不同的負(fù)載特性可以自定義數(shù)字濾波器和積分器,，從而獲得理想的直流輸出,。
2 主要硬件電路設(shè)計(jì)
2.1 功率變換電路設(shè)計(jì)
功率變換電路是本文硬件電路設(shè)計(jì)的重點(diǎn)，主要是完成能量轉(zhuǎn)換,，用于功率輸出或吸收功率,，但同時(shí)影響著變換器的輸出紋波、噪聲,、轉(zhuǎn)換效率和穩(wěn)定度等性能,，其電路圖如圖3所示。V12,、R79,、R80、C143,、C145組成具有穩(wěn)壓功能的有源濾波器,。利用V12的電流放大作用，將基極紋波抑制能力放大,，大大減小濾波電容器的容量,，顯著提高了電路的濾波效果,。V13、V14是差分對(duì)管,，與R81,、R82、R83,、R85,、R86構(gòu)成單入單出差分放大電路，將V13基極信號(hào)轉(zhuǎn)換為V14集電極信號(hào)輸出,，送入V16基極,。V15、V18,、V23,、R84、R88,、R89,、R91、C146組成恒流源電路,，提高放大電路輸入阻抗,，同時(shí)起抑制共模信號(hào)，提供電流的作用,；其中V23是雙二極管,，為V15和V18提供偏置電壓，并通過R84,、R91設(shè)置恒流值,。V16和R86組成共射極放大電路，映射V13基極信號(hào)變化,。V17,、R90、R409和R410組成VBE擴(kuò)大電路,，其作用是為V19,、V22提供適當(dāng)?shù)闹绷髌靡韵齎19、V22交越失真,。雙二極管V38向V39,、V40提供一個(gè)適當(dāng)?shù)钠珘海ＷCV39,、V40處于微導(dǎo)通狀態(tài),，防止V39、V40產(chǎn)生交越失真,。V20,、V21,、R78、R95,、R96和R179構(gòu)成雙向電流保護(hù)電路,，R78為電流監(jiān)視電阻，通過反饋其兩端電壓差來控制V20,、V21通斷,。一旦正向輸出過流，R78兩端電壓大于V20的BE結(jié)電壓,，V20導(dǎo)通,，V19、V40關(guān)斷,，輸出被限制,；反之，逆向輸出過流,，R78兩端電壓大于V21 BE結(jié)電壓,，V21導(dǎo)通，V22,、V39關(guān)斷,，輸出被限制。R404,、R405,、R406,、R407,、C324、C325將輸出信號(hào)引回輸入端,，為功率變換電路提供負(fù)反饋,，保證控制環(huán)路穩(wěn)定，并有效抑制輸出噪聲,。
2.2 DAC電路設(shè)計(jì)
DAC電路如圖4所示,，將FPGA輸出的數(shù)字誤差信號(hào)轉(zhuǎn)換為模擬誤差信號(hào)，完成對(duì)功率變換電路的控制,。其中,，DA轉(zhuǎn)換器選用14位高速低功耗器件AD9744，工作頻率78 MHz,，完全滿足系統(tǒng)對(duì)精度和帶寬的要求,。運(yùn)算放大器N86和N87選擇高速低噪聲AD8021ARM，其鮮明特點(diǎn)是輸入失調(diào)電壓低,、轉(zhuǎn)換速率快,。AD9744和AD8021ARM的配置為功率變換電路提供了高速高精度的驅(qū)動(dòng)保障,。
2.3 ADC電路設(shè)計(jì)
ADC電路將模擬反饋信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)提供給FPGA進(jìn)行處理，分為電壓ADC和電流ADC兩路,，但電路原理相同,，電路如圖5所示。AD轉(zhuǎn)換器的位數(shù)直接決定著系統(tǒng)分辨率和精度,，為此選用24位高性能器件AD7760,，輸入頻率為39 MHz。
3 軟件設(shè)計(jì)
在數(shù)字直流變換器中,，硬件電路是軟件配置的基礎(chǔ),，軟件配置是硬件電路的靈魂，負(fù)責(zé)系統(tǒng)的運(yùn)行管理,。圖6給出了數(shù)字直流變換器系統(tǒng)具體工作流程,。
開機(jī)后，F(xiàn)PGA首先下載配置程序,，系統(tǒng)對(duì)電壓ADC和電流ADC寄存器進(jìn)行寫操作,，并對(duì)電壓檔位控制繼電器、電流檔位控制繼電器,、輸出繼電器等進(jìn)行初始化,。然后，系統(tǒng)進(jìn)入自檢和校準(zhǔn)模式,。如果系統(tǒng)自檢和校準(zhǔn)通過,，進(jìn)入下一步，否則軟件關(guān)斷輸出繼電器,。自檢和校準(zhǔn)完成后,，輸入系統(tǒng)電壓和電流設(shè)定值，并設(shè)定相應(yīng)的工作模式,，待電壓和電流反饋回路的檔位設(shè)定后啟動(dòng)主ADC和從ADC,，此時(shí)電壓和電流閉環(huán)控制建立，系統(tǒng)開始工作,。若沒有過壓或過流保護(hù),，那么系統(tǒng)對(duì)外輸出信號(hào)，否則系統(tǒng)停機(jī),。系統(tǒng)工作時(shí),，軟件同時(shí)監(jiān)測依從ADC輸出，若依從ADC輸出大于設(shè)定值,，則系統(tǒng)自動(dòng)切換工作模式,。其中，主ADC和從ADC根據(jù)變換器工作模式而定。電壓源模式,，主ADC和從ADC分別為電壓ADC和電流ADC,；電流源模式，主ADC和從ADC分別為電流ADC和電壓ADC,。
4 實(shí)驗(yàn)結(jié)果
圖7中(a)～(i)是使用示波器測量得到的空載,、阻性負(fù)載和容性負(fù)載條件下，不同輸出電壓等級(jí)下實(shí)際紋波波形,，表1是其對(duì)應(yīng)電壓輸出值,。從表1中看出不論在何種負(fù)載條件下，數(shù)字程控直流變換器的輸出都是在一個(gè)比較小范圍內(nèi)變動(dòng),，輸出很穩(wěn)定且精度高,，高達(dá)萬分之六。同時(shí)對(duì)比圖7中紋波波形圖發(fā)現(xiàn)數(shù)字控制直流變換器的輸出紋波最大僅40 mV,，在容性負(fù)載條件下甚至小于10 mV,，且在同一負(fù)載特性下，輸出紋波幾乎不受輸出電壓影響,。
5 結(jié)論
本文闡述了數(shù)字程控直流變換器的設(shè)計(jì)方案,、硬件電路、軟件設(shè)計(jì),，給出了變換器的實(shí)際結(jié)果,。實(shí)際測量表明：使用FPGA為核心的數(shù)字電壓/電流閉環(huán)控制技術(shù)能夠?qū)崿F(xiàn)，且變換器獲得了穩(wěn)定高精度的輸出,，其輸出紋波也非常小,，最小能達(dá)到10 mV。另外,，變換器減少了模擬器件的使用,，降低了硬件系統(tǒng)復(fù)雜度，能夠?qū)崿F(xiàn)精確的非線性控制,，避免由于器件參數(shù)變化,、失效等造成系統(tǒng)的不穩(wěn)定度,，動(dòng)態(tài)負(fù)載適應(yīng)性強(qiáng),。因此在精密儀器和測試領(lǐng)域具有很好的應(yīng)用價(jià)值。
參考文獻(xiàn)
[1] Keithley.A greater measure of confidence[DB/OL].www.keithley.com.cn.
[2] 王冠達(dá).基于DSP的數(shù)字開關(guān)變換器系統(tǒng)研究[D].天津：天津理工大學(xué),，2015．
[3] 堀切近史,，林詠.徹底改變電源的數(shù)字控制技術(shù)[J].電子設(shè)計(jì)應(yīng)用，2006(6)：49-50.
[4] UPS發(fā)展將走向全數(shù)字化[J].電源世界,，2014(3)：12.
[5] 于志輝.基于FPGA的多路輸出智能控制變換器設(shè)計(jì)[D].天津：天津大學(xué),，2012.
[6] 房志東.基于FPGA高頻數(shù)字開關(guān)變換器的設(shè)計(jì)[D].合肥：中國科學(xué)技術(shù)大學(xué)，2014.
[7] XIAO L L,，YA F W,，HUI F P,，et al.FPGA-based multi-wave pulse high power factor power supply[C].IEEE international Conference on Asia-Pacific Power and Energy Engineering(APPEE).2012：1-4.
[8] KURIMOTO Y.A high precision power supply for fast pulse current with a digital control system[J].IEEE Transactions on Applied Superconductivity，2016,，26(4)：1-4.
[9] NAVARRO D,，LUCIA O，BARRAGAN L A,，et al.Synchronous FPGA-based high-resolution implementations of digital pulse-width modula-tors[J].IEEE Transactions on Power Electronics,，2012，27(5)：2515-2525.