《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 業(yè)界動態(tài) > 臺積電公開透露7納米及以下工藝規(guī)劃

臺積電公開透露7納米及以下工藝規(guī)劃

2018-05-15

臺積電2018技術(shù)研討會上,,臺積電業(yè)務(wù)發(fā)展副總裁B.J. Woo博士介紹了移動應(yīng)用和HPC計算領(lǐng)域的市場趨勢,,并分享了臺積電在這兩個細分市場技術(shù)服務(wù)方面取得的突破性進展,。

5G和AI是兩個雙位數(shù)據(jù)增長的領(lǐng)域,,將成為接下來的主流市場,。對于移動領(lǐng)域而言,,從4G LTE向5G的轉(zhuǎn)變需要更高的調(diào)制解調(diào)速度(從1Gbps到10Gbps),,CPU速度提高50%,,GPU速度提高兩倍,,雙晶體管密度提高3倍,AI引擎性能提高至3 TOPS每秒,,并且沒有太多的功耗增加,。在這個細分市場上,臺積電正在迎來從28HPC +向16FFC的轉(zhuǎn)變,。

在云端,,隨著計算需求向網(wǎng)絡(luò)邊緣移動,數(shù)據(jù)中心交換機吞吐量需要從12.8Tbps增長到25.6Tbps,。同樣地,,雙內(nèi)存帶寬,3到4倍的AI加速器吞吐量和4倍的晶體管密度正在到來,。

7納米技術(shù)進展

Woo博士表示,,提供高密度和功率要求以滿足數(shù)據(jù)密集型AI應(yīng)用的低延遲是臺積電10納米工藝成功的關(guān)鍵。7納米節(jié)點在提供出色的PPA值方面取得了良好的進展,,密度提高超過 3倍,,速度增益超過 35%,功耗降低超過65%,。

N7 HPC通道速度超過N7 移動(7.5T vs 6T),,速度提高13%,并通過良率和質(zhì)量測試,。部分原因是臺積電成功利用了N10 D0的杠桿學(xué)習(xí),,并將其作為Fab15的目標(biāo)。

N7 IP生態(tài)系統(tǒng)也處于準(zhǔn)備就緒狀態(tài),,預(yù)計到2018年底,,移動、高性能計算,、汽車和服務(wù)器將會有超過50個版本,。預(yù)計7nm技術(shù)具有與其前代28nm / 16nm節(jié)點類似的長壽命,。從浸入到EUV縮放和更密集的標(biāo)準(zhǔn)單元架構(gòu)的遷移組合使整體顯著提升。

EUV采用和N7 +流程節(jié)點

1526260347031072609.jpg

Woo博士分享了N7 +上EUV應(yīng)用程序的一些進展,。EUV適用于選定的圖層,,降低了工藝復(fù)雜性并增強了圖案的保真度。它還支持未來的技術(shù)擴展,,同時提供更好的性能,、良率和更短的周期時間。Woo博士表示,,N7 + EUV與N7 +浸入式相比具有更緊密分布的通孔電阻字樣,因為它具有更好的均勻性,。

N7 +的價值主張包括在N7上提供20%以上的邏輯密度,,在相同速度下降低10%的功耗,并且對客戶的持續(xù)合作項目預(yù)計會有額外的性能提升,。

N7 +在N7節(jié)點上也將有兩位數(shù)的良好增長,,因為它利用相同的設(shè)備和工具來獲得牽引力。Woo博士聲稱,,N7 +比其他代工廠的缺陷密度更低,,以及與N7基準(zhǔn)相當(dāng)?shù)?56Mb SRAM產(chǎn)量和器件性能。臺積電提供從N7到N7 +的簡單IP移植,,以便那些不需要重新設(shè)計的設(shè)計實體,。

HPC和N7 +過程節(jié)點

對于HPC平臺解決方案,從N7向N7 +的轉(zhuǎn)變涉及到EUV,,更密集的標(biāo)準(zhǔn)單元架構(gòu),,超低Vt晶體管,高性能單元,,超高密度MIM電容和更大的CPP,。

N7 +通過使用創(chuàng)新的標(biāo)準(zhǔn)單元架構(gòu)提供更好的性能和功耗。它可以在相同的面積內(nèi)實現(xiàn)更高的散熱片密度,。另一方面,,通過在非時序關(guān)鍵區(qū)域應(yīng)用單鰭片來降低功耗,可以減少大約20%的電容,,并減少動態(tài)功率數(shù)量,。

采用新結(jié)構(gòu)還可以提高MIM電容和HPC 3%至5%的利用率。N7 +設(shè)計套件已準(zhǔn)備好支持IP生態(tài)系統(tǒng),。

N5價值定位

N5具有新的elVt(極低Vt),,與N7相比,最大加速速度提高了25%,,采用了積極的縮放和全面的EUV,。 N5在256Mb SRAM上取得了兩位數(shù)的良好進展,。風(fēng)險生產(chǎn)預(yù)計為2019年上半年。

與N7流程(使用ARM A72 CPU內(nèi)核+內(nèi)部環(huán)形振蕩器)相比,,Woo博士還分享了一些指標(biāo):

- 速度提高15%(最高速度達25%)

- 功率減少30%

- 通過創(chuàng)新的布局和布線提高了1.8倍的邏輯密度

- 通過poly pitch縮小和選擇性Lg和fin提高1.3倍模擬密度,,產(chǎn)生更加結(jié)構(gòu)化的布局

16FFC / 12FFC技術(shù)

Woo博士最后談到了射頻技術(shù)和路線圖。她提到基于N16和N12 FinFet的平臺技術(shù)覆蓋廣泛,,涉及HPC,、移動、消費者和汽車,。16FFC和12FFC都表現(xiàn)出強大的采用數(shù)據(jù),,超過220個帶。 12FFC相較于16FFC,,通過雙螺距BEOL,、設(shè)備boost、6道stdcell庫和0.5V VCCmin實現(xiàn)10%的速度增益,、20%的功率減少和20%的邏輯密度增加,。


本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點,。轉(zhuǎn)載的所有的文章、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有,。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容,、版權(quán)和其它問題,,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。