通常所說的JTAG大致分兩類,，一類用于測試芯片的電氣特性，檢測芯片是否有問題,；一類用于Debug,。一般支持JTAG的CPU內(nèi)都包含了這兩個模塊,。

　　一個含有JTAG Debug接口模塊的CPU，只要時鐘正常,，就可以通過JTAG接口訪問CPU的內(nèi)部寄存器和掛在CPU總線上的設(shè)備,，如FLASH，RAM,，SOC（比如4510B,，44Box，AT91M系列）內(nèi)置模塊的寄存器,，象UART,，Timers，GPIO等等的寄存器,。

　　下面是一個設(shè)置AT91M40800的命令序列,，關(guān)閉中斷，設(shè)置CS0-CS3, 并進行Remap,，適用于AXD(ADS帶的Debug)

　　setmem 0xfffff124,0xFFFFFFFF,32 －－－關(guān)閉所有中斷

　　setmem 0xffe00000,0x0100253d,32 －－－設(shè)置CS0 0xffe00004,0x02002021,32 －－－設(shè)置CS1

　　setmem 0xffe00008,0x0300253d,32 －－－設(shè)置CS2

　　setmem 0xffe0000C,0x0400253d,32 －－－設(shè)置CS3

　　setmem 0xffe00020,1,32 －－－Remap

　　如果要在ADW（SDT帶的DEBUG）中使用,，則要改為：

　　let 0xfffff124=0xFFFFFFFF －－－關(guān)閉所有中斷

　　let 0xffe00000=0x0100253d －－－設(shè)置CS0

　　let 0xffe00004=0x02002021 －－－設(shè)置CS1

　　let 0xffe00008=0x0300253d －－－設(shè)置CS2

　　let 0xffe0000C=0x0400253d －－－設(shè)置CS3

　　let 0xffe00020=1 －－－Remap

　　為了方便使用，可以將上述命令保存為一個文件config.ini, 在Console窗口輸入 ob config.ini 即可執(zhí)行,。

　　使用其他debug,，大體類似，只是命令和命令的格式不同,。

　　設(shè)置RAM時,，設(shè)置的寄存器以及寄存器的值必須和要運行程序的設(shè)置一致。一般編譯生成的目標(biāo)文件是ELF格式，或類似的格式,，包含有目標(biāo)碼運行地址,，運行地址在Link時候確定。

　　Debug下載程序時根據(jù)ELF文件中的地址信息下載程序到指定的地址,。如果在把RAM的基地址設(shè)置為0x10000000, 而在編譯的時候指定Firmware的開始地址在0x02000000, 下載的時候,，目標(biāo)碼將被下載到0x02000000，顯然下載會失敗,。

　　使用這種方式,，比起FlashPGM的寫Flash，速度似乎要快一些,。

　　01關(guān)于簡單JTAG電纜

　　目前有各種各樣簡單JTAG電纜,，其實只是一個電平轉(zhuǎn)換電路，同時還起到保護作用,。JTAG的邏輯則由運行在PC上的軟件實現(xiàn),，所以在理論上，任何一個簡單JTAG電纜,，都可以支持各種應(yīng)用軟件,，如Debug等。

　　我就曾使用同一個JTAG電纜寫Xilinx  CPLD,，AXD/ADW調(diào)試程序,。關(guān)鍵再于軟件的支持，大多數(shù)軟件都不提供設(shè)定功能,，因而只能支持某種JTAG電纜,。

　　關(guān)于簡單JTAG電纜的速度。JTAG是串行接口,，使用打印口的簡單JTAG電纜,，利用的是打印口的輸出帶鎖存的特點，使用軟件通過I/O產(chǎn)生JTAG時序,。

　　由JTAG標(biāo)準(zhǔn)決定,，通過JTAG寫/讀一個字節(jié)要一系列的操作，根據(jù)我的分析,，使用簡單JTAG電纜,，利用打印口，通過JTAG輸出一個字節(jié)到目標(biāo)板,，平均需要43個打印口I/O, 在我機器上（P4 1.7G),，每秒大約可進行660K次 I/O 操作，所以下載速度大約在660K/43, 約等于15K Byte/S. 對于其他機器,，I/O速度大致相同,，一般在600K ~ 800K.

　　02關(guān)于如何提高JTAG下載速度

　　很明顯,，使用簡單JTAG電纜無法提高速度。要提高速度,，大致有兩種辦法：

　　1、使用嵌入式系統(tǒng)提供JTAG接口,，嵌入式系統(tǒng)和微機之間通過USB/Ethernet相連,，這要求使用MCU。

　　2,、使用CPLD/FPGA提供JTAG接口,，CPLD/FPGA和微機之間使用EPP接口（一般微機打印口都支持EPP模式），EPP接口完成微機和CPLD/FPGA之間的數(shù)據(jù)傳輸,，CPLD/FPGA完成JTAG時序,。

　　這兩種方法本人都實現(xiàn)過。

　　第一個方法可以達到比較高的速度,，實測超過了200KByte/S(注意：是Byte,，不是Bit）；但是相對來說,，硬件復(fù)雜,，制造相對復(fù)雜。

　　第二種相對來說,，下載速度要慢一些,，最快時達到96KByte/S，但電路簡單,，制造方便,，而且速度可以滿足需要。第二種方案還有一個缺點,，由于進行I/O操作時,，CPU不會被釋放，因此在下載程序時,，微機CPU顯得很繁忙,。

　　總的來說，本人認為,，對于個人愛好者來說,，第二種方法更可取。