《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 業(yè)界動態(tài) > 降低電源紋波噪聲就這么簡單

降低電源紋波噪聲就這么簡單

2018-08-10

  在應用電源模塊常見的問題中,降低負載端的紋波噪聲是大多數(shù)用戶都關心的,。那么模塊的紋波噪聲該如何降低,?下文為大家從紋波噪聲的波形、測試方式,、模塊設計及應用的角度出發(fā),,闡述幾種有效降低輸出紋波噪聲的方法。

  一,、電源的紋波與噪聲介紹

  紋波和噪聲即:直流電源輸出上疊加的與電源開關頻率同頻的波動為紋波,,高頻雜音為噪聲。具體如圖1所示,,頻率較低且有規(guī)律的波動為紋波,,尖峰部分為噪聲。

1.png

  圖1

  二,、紋波噪聲的測試方法

  對于中小微功率模塊電源的紋波噪聲測試,,業(yè)內主要采用平行線測試法和靠接法兩種。其中,,平行線測試法用于引腳間距相對較大的產品,,靠測法用于模塊引腳間距小的產品。

  但不管用平行線測試法還是靠測法,都需要限制示波器的帶寬為20MHz,。具體如圖2和圖3所示,。

2.png

  圖2 平行線測試法

  注1:C1為,高頻電容容量為1μF,;C2為鉭電容,,容量為10μF。

  注2:兩平行銅箔帶之間的距離為2.5mm,,兩平行銅箔帶的電壓降之和應小于輸出電壓的2%,。

3.png

  圖3靠測法

  三、去除地線夾測試的區(qū)別

  測試紋波噪聲需要把地線夾去掉,,主要是由于示波器的地線夾會吸收各種高頻噪聲,,不能真實反映電源的輸出紋波噪聲,影響測量結果,。下面的圖4和圖5分別展示了對同一個產品,,使用地線夾及取下地線夾測試的巨大差異。

4.png

  圖4 使用地線夾測試-示波器垂直分辨率200mv/div

  

5.png

圖5 去除地線夾測試-示波器垂直分辨率50mv/div

  四,、設計上PCB布局的影響

  好與壞的PCB布局,,是設計上影響紋波噪聲的關鍵因素。差的PCB布局如圖6所示,,變壓器輸出的地,,直接通過過孔連到背部的地平面,地平面連接電源的輸出引腳,。此布局在輸出5V/2A的負載下,實測電源尖峰達1.5V VP-P,。變壓器上的噪聲沒有經過輸出的濾波電容直接通過了輸出引腳,,導致紋波噪聲很大。

  

6.png

圖6 差的PCB布局

  如圖7 所示是比較好的PCB布局,,調整了變壓器的位置,,將變壓器輸出地通過兩個電容后,再回到地平面和輸出引腳相連,。實測在相同5V/2A輸出的負載下,,噪聲已降到60mV VP-P,差別顯著,。

  

7.png

圖7 好的PCB布局

  五,、輸出濾波電容的影響

  輸出濾波電容的容值、ESR對模塊輸出的紋波噪聲也有直接影響,。按圖8所示的P0505FLS-1W測試紋波噪聲,。

  外部不加外接電容,測試輸出的紋波噪聲,如圖9所示,,約為52mV,。同樣的輸入、負載條件下,,電源的輸出端放置MLCC,,實測電源輸出的紋波噪聲降到不到36mV。

  

8.png

圖8測試用圖

  

9.png

圖9 無外接電容

  

10.png

圖10 外加電容

  實際應用時,,電容除容量,、ESR外,建議負載端的電容在回到電源之前,,先匯集到輸出電容,,經過電容濾波后,再回到電源,,從而有效降低紋波噪聲對電路的影響,。如圖11所示。

  

11.png

圖11 外部電容的位置

  六,、電感對紋波噪聲的影響

  電感的感量及寄生電容對紋波噪聲的影響同樣顯著,。一般地,感量大時對紋波抑制作用明顯,,寄生電容小的電感對噪聲抑制效果好,。以對紋波抑制為例,測試對電源輸出紋波的影響,,測試圖如圖12所示,。

  

12.png

圖12 測試電感濾波效果用例

  根據圖12,我們先人為的把產品內部的濾波電感短路,,只用電容濾波,,測得紋波噪聲如圖13所示,紋波峰峰值約50mV,。

  

13.png

圖13人為短路內部濾波電感的紋波噪聲圖

  下一步,,在電源外部增加一個LC電路,在相同輸入,、負載條件下,,重測紋波噪聲圖,如圖14所示,,紋波已接近直線,,非常小。

  

14.png

圖14 外加LC的紋波噪聲圖

  七,、非紋波的震蕩處理

  前面介紹了紋波是與開關電源的工作頻率相關,,但是還有另外一種震蕩是與負載的工作頻率相關的,如圖15所示。

  

15.png

圖15 負載工作周期大約1.1s

  DC-DC電源模塊給MCU,、晶振,、WiFi模塊等電路同時供電,WIFI模塊會繼續(xù)周期性的掃描,,掃描開啟時,,電源模塊電流會增加,使得模塊輸出電壓瞬間會有一個下降,;同理掃描關斷時,,模塊輸出電壓會上升突變。

  這種模塊輸出電壓的突變,,并不是產品本身的紋波噪聲,,而是由于負載電流的突變,釋放了電容電壓,。減小這類紋波的最好辦法,,是在負載前段增加π濾波器。

  以上簡單從紋波噪聲的圖例,、測試方法開始,,描述從電源設計、外部電路應用出發(fā),,結合實際測試比較幾種降低紋波噪聲的方法,。實際的工程應用中還需考慮電容、電感的負載效應,、自激影響等,,需再做深究。

  如果在電源模塊選型中,,選用低紋波噪聲的電源模塊,,可省去外圍電路的搭建。致遠電子自主研發(fā),、生產的隔離電源模塊已有近20年的行業(yè)積累,打造自主電源IC,,推出P系列全工況優(yōu)選型DC-DC電源,,結合合理的PCB設計以及測試規(guī)范,較傳統(tǒng)設計,,紋波噪聲低至50mV,,為用戶打造高可靠性供電環(huán)境。并且模塊滿載效率高達85%,,輕載效率仍高至79%,,保證全工況高效供電,有效降低電源溫升,最大程度保證用戶產品的可靠性,,是板級直流供電的理想解決方案,。

16.png


本站內容除特別聲明的原創(chuàng)文章之外,轉載內容只為傳遞更多信息,,并不代表本網站贊同其觀點,。轉載的所有的文章、圖片,、音/視頻文件等資料的版權歸版權所有權人所有,。本站采用的非本站原創(chuàng)文章及圖片等內容無法一一聯(lián)系確認版權者。如涉及作品內容,、版權和其它問題,,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,,避免給雙方造成不必要的經濟損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。