基于FPGA的剩余電壓檢測系統(tǒng)的設(shè)計 | |
所屬分類:參考設(shè)計 | |
上傳者:aet | |
文檔大?。?span>521 K | |
標簽: 剩余電壓 絕對值電路 采樣保持 | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:提出了一種高準確度低功耗的剩余電壓檢測方法,。該測量裝置通過過零檢測電路獲取工頻同步信號,,在工頻交流峰值時刻切斷待測設(shè)備的電源,由高輸入阻抗的輸入回路對待測設(shè)備的剩余電壓進行取樣;在NiosII的控制下,采用高速采樣保持電路和高精度模數(shù)轉(zhuǎn)換器實現(xiàn)設(shè)備掉電1 s和10 s后剩余電壓的在線檢測,。實驗證明該測量裝置有較好的穩(wěn)定性,,測量準確度達到0.506%,滿足測量要求,。 | |
現(xiàn)在下載 | |
VIP會員,,AET專家下載不扣分;重復(fù)下載不扣分,,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2