盲信號處理中FastICA算法的IP核設(shè)計 | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>420 K | |
標(biāo)簽: 盲信號處理 DMA 乒乓RAM | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:針對盲信號處理中FastICA算法處理速度慢,、性能差的問題,,提出使用FPGA實現(xiàn)FastICA算法的方案,以提高FastICA算法的處理能力,。設(shè)計了基于Avalon總線的FastICA IP核,,嵌入到SoPC和ASIC設(shè)計中。仿真測試結(jié)果表明,FastICA IP核實現(xiàn)了盲信號分離,,處理速度是PC的20倍,,滿足了高速盲信號處理的需要,。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分,;重復(fù)下載不扣分,本人上傳資源不扣分,。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2