盲信號(hào)處理中FastICA算法的IP核設(shè)計(jì) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>420 K | |
標(biāo)簽: 盲信號(hào)處理 DMA 乒乓RAM | |
所需積分:0分積分不夠怎么辦,? | |
文檔介紹:針對(duì)盲信號(hào)處理中FastICA算法處理速度慢,、性能差的問(wèn)題,,提出使用FPGA實(shí)現(xiàn)FastICA算法的方案,,以提高FastICA算法的處理能力,。設(shè)計(jì)了基于Avalon總線的FastICA IP核,,嵌入到SoPC和ASIC設(shè)計(jì)中,。仿真測(cè)試結(jié)果表明,FastICA IP核實(shí)現(xiàn)了盲信號(hào)分離,,處理速度是PC的20倍,,滿足了高速盲信號(hào)處理的需要。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分,;重復(fù)下載不扣分,,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2