全球 IC 設(shè)計產(chǎn)業(yè)因其創(chuàng)新特性和智慧資本取向，有實力成為半導(dǎo)體產(chǎn)業(yè)中的新經(jīng)濟指標(biāo),，除了設(shè)計產(chǎn)業(yè)本身求新求變的本質(zhì)足以服膺市場需求外,，完整的鏈狀發(fā)展和分工體系亦是一項重要的關(guān)鍵,?！腹び破涫拢叵壤淦鳌?。EDA (Electronic Design Automation) 所扮演的角色主要在于提供 IC 設(shè)計者的工具,，最重要的功能是自動化減少晶片設(shè)計的時間及制造的周期，對 IC 設(shè)計業(yè)者而言,，EDA 產(chǎn)業(yè)的提升,，具有相當(dāng)?shù)挠绊懶浴?/p>

EDA 技術(shù)的來源

目前 EDA 技術(shù)已經(jīng)在多種產(chǎn)業(yè)廣泛應(yīng)用，從設(shè)計,、性能測試,、特性分析、產(chǎn)品模擬等,，皆可在 EDA 環(huán)境下進行開發(fā)與驗證,。這不但可大幅縮短開發(fā)流程，也增加產(chǎn)品設(shè)計效能,。 EDA 概念的使用范疇也相當(dāng)廣泛,，從電子、電機,、通訊,，航空科技、化工,、制藥,、軍事、生物科技等領(lǐng)域,，都有利用到 EDA 的技術(shù)加速產(chǎn)品的開發(fā)應(yīng)用,。近年來，車載電子 (用于救護車),，醫(yī)療院所的 UPS (不斷電系統(tǒng)),、手術(shù)設(shè)備、檢查設(shè)備等,，更是研究單位積極致力發(fā)展的方向,。目前 EDA 技術(shù)在也各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用,，例如在飛機制造過程中,，從設(shè)計,、性能測試及特性分析直到飛行模擬，都可能涉及到 EDA 技術(shù),。本文所指的 EDA 技術(shù),，主要談的是電子電路設(shè)計,、PCB 設(shè)計和 IC 設(shè)計上的 EDA 技術(shù),。

解決 EDA 產(chǎn)業(yè)目前面臨的問題

EDA 技術(shù)的成本，雖然在產(chǎn)品總成本中只占很小的一部分,，但就長遠(yuǎn)的電子科技產(chǎn)業(yè)鏈而言,，設(shè)計芯片仍然是一項昂貴且耗費人力的任務(wù)。 人工智能 (AI) 和電子設(shè)計自動化可以是完美的組合,，AED (Autonomous Electronic Design),。與軟件行業(yè)相比，芯片行業(yè)除了需要流片外,，目前芯片設(shè)計公司在設(shè)計效率上仍面臨以下三個問題,。

首先是版圖設(shè)計 (Layout)，尤其是模擬/混合信號 (AMS, Analog Mix Signal) 設(shè)計,。這就好像是軟件領(lǐng)域的編譯器,，只要將代碼寫完，然后按一下"編譯",，就能即刻將執(zhí)行文件生成出來,。但是在芯片領(lǐng)域可就沒那么簡單了! 在電路設(shè)計完成后，需要花很多時間去做版圖設(shè)計生成 GDS (Graphic Data System),，如同軟件行業(yè)里,，要將代碼翻譯成機器碼一樣，這個過程目前需要依靠人工,，藉由設(shè)計人員的技能和經(jīng)驗,，來解決軟件通過時的種種障礙，相當(dāng)?shù)暮臅r,。目前的 EDA 工具,，雖然功能提升許多，但在自主化的環(huán)節(jié)上,，仍有相當(dāng)大的改善空間,。

第二個問題是設(shè)計復(fù)用的問題。軟件行業(yè)的發(fā)展至今已有相當(dāng)?shù)某墒於?，有很多現(xiàn)成的函數(shù)庫可以利用,，調(diào)動一下就行了。但 EDA 產(chǎn)業(yè)發(fā)展至今將近 50 年,，始終未能建立業(yè)界通用的電子零件電路標(biāo)準(zhǔn)格式,，絕大多數(shù)的模塊都必須從頭開始設(shè)計,，很難實現(xiàn)設(shè)計復(fù)用，使得集成電路工程設(shè)計者在前端作業(yè)時,，常面臨繁瑣冗雜,、重復(fù)性高的工作模式，難以縮短晶片制造的時間,。

第三個問題是檔案繁復(fù),、零件瑣碎，資料管控困難,。純?nèi)斯ぷ鳂I(yè)方式的建置與管理,，不僅耗費大量人力、時間與成本,，更影響工作效率,。面對產(chǎn)品制造周期大幅縮短的現(xiàn)實需求下，如何以更快的速度推陳出新,，提高產(chǎn)品品貭與服務(wù)品質(zhì),，是EDA廠主要的思考方向。

敏捷設(shè)計驅(qū)動 EDA 技術(shù)的進步

DARPA (Defense Advanced Research Projects Agency) 是美國最尖端的政府研究機構(gòu),，它的資助方向可以看作是業(yè)界新潮流的風(fēng)向標(biāo),。2018 年七月底，DARPA 宣布投入 15 億美元,，協(xié)助半導(dǎo)體產(chǎn)業(yè)長期發(fā)展,。此研究計畫，包括設(shè)計更彈性與更新的晶片架構(gòu),，以符合人工智慧 (AI),、高速運算等新科技的需求。

敏捷設(shè)計的來源是 DARPA 內(nèi)部的 Agile Team (A - Team),，此團隊致力於研發(fā),、測試、和演示先進的數(shù)學(xué)演算法,，進而利用此法優(yōu)化人類智能機器系統(tǒng),。DARPA 的項目經(jīng)理 John Paschkewitz 說: “A - Team 將開發(fā)一個架構(gòu)，來優(yōu)化智能機器在各種行業(yè)中的使用,，并與人類一起確保最佳的人機團隊合作,，解決動態(tài)的問題"。A-Team 的產(chǎn)出將包括 “智識網(wǎng)絡(luò)” (Intellectual Fabric) 的演算法 (Algoirithm),、摘要 (Abstraction) 和體系結(jié)構(gòu) (Architecture),，目的是提高該應(yīng)用領(lǐng)域的決策能力。

這次資助的最大贏家是來自 Cadence 的 David White 所屬的團隊,，他們獲得兩千四百萬美元的資助,。 Cadence 的總裁 Anirudh Devgan 在一份聲明中說: “我們將在模擬,、數(shù)字、驗證,、封裝和 PCB EDA 技術(shù)上全面升級,，并為我們的客戶提供最先進的系統(tǒng)設(shè)計支持解決方案“。Cadence 高級副總裁 Tom Beckley 在峰會上指出,，將繼續(xù)在 Virtuoso 工具中加入更多機器學(xué)習(xí),，利用人工智能來幫助版圖生成自動化。

資料來源: DARPA

另外,，IDEA 和 POSH 兩家公司也獲得 DARPA 的資金協(xié)助,，其研發(fā)的終極目標(biāo)是能做到在 24 小時內(nèi)可實現(xiàn)全自動芯片設(shè)計迭代,。IDEA 做的是全自動芯片版圖生成器,，其研發(fā)目標(biāo)是創(chuàng)建一個 “循環(huán)中沒有人” 的版圖生成器，使具有有限電子設(shè)計專業(yè)知識的用戶,，能夠在 24 小時內(nèi)完成電子硬件的物理設(shè)計,。POSH 針對的是開源硬件項目，希望能發(fā)展出可持續(xù)的開源硬件生態(tài),，以及相應(yīng)的驗證工具,，同時能提供一個開源硬件基礎(chǔ)模組庫，讓大家可以自由調(diào)用模組庫里的模塊,，避免在硬件領(lǐng)域中,，重復(fù)造輪子的問題。[1]

其他 EDA大廠的 AI 研發(fā)

新思科技 (Synopsys) 于2018年9月初宣布,，推出一種基于 AI 的最新形式驗證應(yīng)用,，即回歸模式加速器?？蓪⒃O(shè)計和驗證周期中的性能驗證速度提高 10 倍,，以驗證復(fù)雜的芯片系統(tǒng) (SoC) 設(shè)計。此外,，也將先進的機器學(xué)習(xí)技術(shù)融入其設(shè)計平臺,，和革新性的Fusion Technology 中，顯著加快上市時間 (TTR),，并設(shè)定了數(shù)字和定制設(shè)計的結(jié)果質(zhì)量 (QoR) 的新標(biāo)準(zhǔn),。新思科技的 PrimeTime? sign-off 工具在芯片設(shè)計領(lǐng)域表現(xiàn)出 AI 所帶來的顛覆性能力，已證實可在處理基于前沿工藝技術(shù)的客戶設(shè)計時,，使功耗收復(fù)速度加快 5 倍,。[2]

AED 就是將計算交給 AI，創(chuàng)新力留給人類

機器學(xué)習(xí)已經(jīng)成為解決高度復(fù)雜和前沿設(shè)計驗證的強大技術(shù),，相信不久的將來 AED (Autonomous Electronic Design) 的高度自主化的設(shè)計環(huán)境終將實現(xiàn),。智能數(shù)據(jù)庫可以根據(jù)已經(jīng)建立的設(shè)計規(guī)則和所使用的技術(shù),，來定義路由策略及建議關(guān)鍵組件的設(shè)計。機器學(xué)習(xí)的結(jié)果可以改變電路布局,，開放路由通道,，并根據(jù)設(shè)計規(guī)則自動調(diào)整面積大小以簡化電路，AI 路由器可以決定路由總線的階層和方向,，進而解決出現(xiàn)在集成電路或電路板上的難題,。[3]

在芯片產(chǎn)業(yè)中，若機器學(xué)習(xí)能夠分擔(dān)設(shè)計過程中耗時費工的任務(wù),，讓產(chǎn)品生成周期縮短,、設(shè)計品質(zhì)提高，那么設(shè)計工程師便能專注于創(chuàng)造,、研發(fā)和設(shè)計新概念的電路與產(chǎn)品,。回歸展現(xiàn)人類創(chuàng)新力的價值,，和創(chuàng)造更高的生活品質(zhì),。英偉達 (Nvidia) 高級工程總監(jiān)顧頂 (Ting Ku) 表示，"效率的提高通常意味著工程團隊能夠從事其他工作,，工作的內(nèi)容和多樣化也會增加",。未來 AED 的芯片設(shè)計環(huán)境，將會為芯片產(chǎn)業(yè)創(chuàng)造更大的產(chǎn)能和價值,。