由于半導體發(fā)展趨勢,，在相同晶圓面積下填入更多晶體管，勢必使線寬逐漸微縮，但尺寸微縮卻有限制,，其閘極線寬極限約在3～5nm間(線寬愈小則電阻值愈大)，使得科學家試圖找尋在不微縮線寬尺寸下,，如何以相同的制程方式提升元件效率,，突破摩爾定律限制，而SOI(Silicon on Insulator)硅晶絕緣體技術,，即為解決方法之一,。

　　所謂SOI技術是由Si晶圓透過特殊氧化反應，使氧化層(Buried Oxide)形成于Si層與Si晶圓間,，最終產(chǎn)生Si/SiO2(Buried Oxide)/Si Substrate結構,，由于SOI的半導體特性(低功耗、高性價比與低制造周期等),，使得元件擁有取代線寬較大(16-12nm)之FinFET結構優(yōu)勢,。

　　磊晶技術發(fā)展，無助于SOI生成上之演進

　　SOI的發(fā)展脈絡可追朔至1960年中后期,，由于半導體為了追求適當?shù)慕^緣材料作為基板,，逐漸開發(fā)出以藍寶石基板為基礎而成長的Si磊晶層SOS(Silicon on Sapphire)技術，為SOI原型,，但由于藍寶石基板價格昂貴,，目前已較無人使用此技術。

　　另一方面,，日商Canon也于2000年初,，針對SOI技術開發(fā)ELTRAN(Epitaxial Layer TRANsfer)成長方法，雖然SOI最上層之Si層材料可由磊晶方式成長,，且條件易于控制,，但整套流程需經(jīng)陽極氧化(形成多孔性Si層)、磊晶,、高溫氧化,、鍵結、分離蝕刻與氫氣退火等步驟,，過程十分繁瑣,，因而這項技術最后也無疾而終。

　　若以現(xiàn)階段SOI生成技術評估，主要可分為離子布植及晶圓接合等方式進行,，相關技術有以下幾種：SIMOX(Separation by IMplanted OXygen),、BESOI(Bond and Etch-back SOI)與Smart-Cut等，作為后續(xù)供應現(xiàn)行SOI晶圓之方法,。

　　三大SOI生成方法,，以Smart-Cut技術獨步群雄

　　以SIMOX技術為例，成長SOI方法主要透過離子布植機,，將大量氧離子(O+ ions)打入Si晶圓前緣部分,，再透過高溫退火(1,300℃)使其產(chǎn)生氧化層，最終形成Si/SiO2(Buried Oxide)/Si Substrate結構,。

　　該技術制作的SOI雖較容易,，但由于氧離子于離子布植時，難以穿透Si晶圓達到深處,，使得Si層只有約50～240nm厚度,，因此后續(xù)還需經(jīng)由磊晶成長方式，使Si層厚度增加,，達到SOI元件所需的要求,。

　　BESOI成長方式是先透過兩片Si晶圓，經(jīng)高溫氧化后形成兩片表面氧化層的結構(SiO2/Si Substrate),，再將兩片氧化層相互接合并加熱(1,100℃),，使其產(chǎn)生鍵結與退火，最終經(jīng)CMP研磨后形成Si/SiO2(Buried Oxide)/Si Substrate結構,。盡管Si層的厚度已較SIMOX技術相對好控制,，但兩片氧化層接合之鍵結良率，仍是SOI晶圓產(chǎn)能的決定關鍵,，需大量時間研磨除去多余Si層,。

　　而Smart-Cut技術則為法國SOITEC開發(fā)的方法，可有效加速SOI制作速率,。Smart-Cut前半部分將如BESOI技術一般,，先將兩片Si晶圓經(jīng)高溫氧化形成表面氧化層，然后將其中一片的氧化層以離子布植機打入大量氫離子(H+),，隨后再將兩片氧化層以親水性鏈結(Hydrophilic Bonding)方式相互接合,，并加熱至400～600℃使氫離子層產(chǎn)生斷裂，分離多余的Si層,，最終經(jīng)退火(1,100℃)與CMP研磨后,，形成Si/SiO2(Buried Oxide)/Si Substrate結構。

　　借由Smart-Cut方法,，確實有效縮減CMP研磨時間(經(jīng)氫離子層斷裂后留下之Si層變薄的緣故),，但兩片氧化層的接合鍵結良率仍是SOI決定要素,，盡管如此，Smart-Cut還是能大幅提高SOI晶圓的生成速率,，有效降低SOI晶圓成本,，并得以驅(qū)使現(xiàn)行的光通訊元件、物聯(lián)網(wǎng)與車用芯片領域加速發(fā)展,。

　　來源：拓墣產(chǎn)業(yè)研究院