自2018年4月始，臺(tái)積電已在眾多技術(shù)論壇或研討會(huì)中揭露創(chuàng)新的SoIC技術(shù)，這個(gè)被譽(yù)為再度狠甩三星在后的秘密武器,，究竟是如何厲害,？
臺(tái)積電首度對(duì)外界公布創(chuàng)新的系統(tǒng)整合單芯片（SoIC）多芯片3D堆疊技術(shù),，是在2018年4月的美國(guó)加州圣塔克拉拉（Santa Clara）第二十四屆年度技術(shù)研討會(huì)上,。
推進(jìn)摩爾定律臺(tái)積電力推SoIC 3D封裝技術(shù)
隨著先進(jìn)納米制程已逼近物理極限，摩爾定律發(fā)展已難以為繼,，無(wú)法再靠縮小線寬同時(shí)滿足性能,、功耗、面積及訊號(hào)傳輸速度等要求,；再加上封裝技術(shù)難以跟上先進(jìn)制程的發(fā)展進(jìn)程,，因此三星、臺(tái)積電,、英特爾等晶圓代工巨擘紛紛跨足封裝領(lǐng)域,，要借重先進(jìn)的封裝技術(shù)實(shí)現(xiàn)更高性能、更低耗電量,、更為小體積,、訊號(hào)傳輸速度更快的產(chǎn)品。
甚至,，在逐步進(jìn)入后摩爾定律時(shí)代后,，晶圓代工大廠的發(fā)展重心，也逐漸從過(guò)去追求更先進(jìn)納米制程,，轉(zhuǎn)向封裝技術(shù)的創(chuàng)新,。而，SoIC就在這樣的前提之下誕生了,。
若以臺(tái)積電于2009年正式進(jìn)軍封裝領(lǐng)域估算,，SoIC是臺(tái)積電耗費(fèi)十年才磨出的寶劍，被譽(yù)為可再次把三星狠狠甩在后頭,、實(shí)現(xiàn)3D IC的高階封裝技術(shù),。
晶圓對(duì)晶圓的3D IC技術(shù)
根據(jù)臺(tái)積電在第二十四屆年度技術(shù)研討會(huì)中的說(shuō)明，SoIC是一種創(chuàng)新的多芯片堆疊技術(shù),，是一種晶圓對(duì)晶圓（Wafer-on-wafer）的鍵合（Bonding）技術(shù),，這是一種3D IC制程技術(shù)，可以讓臺(tái)積電具備直接為客戶生產(chǎn)3D IC的能力,。
圖二: 臺(tái)積SoIC設(shè)計(jì)架構(gòu)示意。(source: vlsisymposium.org, 制圖:CTIMES)
讓外界大感驚艷的是,，SoIC技術(shù)是采用硅穿孔（TSV）技術(shù),，可以達(dá)到無(wú)凸起的鍵合結(jié)構(gòu)，可以把很多不同性質(zhì)的臨近芯片整合在一起,，而且當(dāng)中最關(guān)鍵,、最神秘之處，就在于接合的材料，號(hào)稱是價(jià)值高達(dá)十億美元的機(jī)密材料,，因此能直接透過(guò)微小的孔隙溝通多層的芯片,，達(dá)成在相同的體積增加多倍以上的性能，簡(jiǎn)言之,，可以持續(xù)維持摩爾定律的優(yōu)勢(shì),。
圖三: SoIC的微芯片平面圖。(source: vlsisymposium.org)
據(jù)了解,，SoIC是基于臺(tái)積電的CoWoS（Chip on wafer on Substrate）與多晶圓堆疊（WoW）封裝技術(shù)開(kāi)發(fā)的新一代創(chuàng)新封裝技術(shù),，未來(lái)將應(yīng)用于十納米及以下的先進(jìn)制程進(jìn)行晶圓級(jí)的鍵合技術(shù)，被視為進(jìn)一步強(qiáng)化臺(tái)積電先進(jìn)納米制程競(jìng)爭(zhēng)力的利器,。2018年10月,，臺(tái)積電在第三季法說(shuō)會(huì)上，已針對(duì)萬(wàn)眾矚目的SoIC技術(shù)給出明確量產(chǎn)時(shí)間,，預(yù)期2020年開(kāi)始挹注臺(tái)積電的營(yíng)收貢獻(xiàn),，至2021年將會(huì)大量生產(chǎn)，挹注臺(tái)積電更加顯著的營(yíng)收貢獻(xiàn),。
六月,，臺(tái)積電赴日本參加VLSI技術(shù)及電路研討會(huì)發(fā)表技術(shù)論文時(shí)，也針對(duì)SoIC技術(shù)揭露論文,，論文中表示SoIC解決方案將不同尺寸,、制程技術(shù)及材料的裸晶堆疊在一起。相較于傳統(tǒng)使用微凸塊的三維積體電路解決方案,，臺(tái)積電的SoIC的凸塊密度與速度高出數(shù)倍,，同時(shí)大幅減少功耗。此外,，SoIC能夠利用臺(tái)積電的InFO或CoWoS的后端先進(jìn)封裝至技術(shù)來(lái)整合其他芯片,，打造強(qiáng)大的3D×3D系統(tǒng)級(jí)解決方案。
外界咸認(rèn),，從臺(tái)積電最初提出的2.5版CoWoS技術(shù),，至獨(dú)吃蘋果的武器InFO（整合型扇型封裝）技術(shù)，下一個(gè)稱霸晶圓代工產(chǎn)業(yè)的,，就是SoIC技術(shù),。
攤開(kāi)臺(tái)積電公布的2019年第一季財(cái)報(bào)，10納米及以下納米制程的營(yíng)收貢獻(xiàn),，已大大超越16納米制程的營(yíng)收貢獻(xiàn),，凸顯出未來(lái)十納米及以下先進(jìn)制程已勢(shì)不可當(dāng)。
也因此,，2019年,，電子設(shè)計(jì)自動(dòng)化（EDA）大廠,，如益華電腦（Cadence）、明導(dǎo)國(guó)際（Mentor）,、ANSYS皆已相繼推出支援臺(tái)積電SoIC的解決方案,，并已通過(guò)臺(tái)積電認(rèn)證，準(zhǔn)備迎接SoIC輝煌時(shí)代的來(lái)臨,。
英特爾「Foveros」3D封裝技術(shù)打造首款異質(zhì)處理器
英特爾（Intel）在今年的COMPUTEX終于正式宣布,，其10納米的處理器「Ice Lake」開(kāi)始量產(chǎn)，但是另一個(gè)10納米產(chǎn)品「Lakefiled」卻缺席了,。
雖然同樣使用10納米制程,，但「Lakefiled」是一個(gè)更高階的產(chǎn)品，同時(shí)也將是是英特爾首款使用3D封裝技術(shù)的異質(zhì)整合處理器,。
圖四: 英特爾Foveros的堆疊解析圖（source: intel）
根據(jù)英特爾發(fā)布的資料,，「Lakefield」處理器，不僅在單一芯片中使用了一個(gè)10nm FinFET制程的「Sunny Cove」架構(gòu)主核心,，另外還配置了4個(gè)也以10nm FinFET制程生產(chǎn)的「Tremont」架構(gòu)的小核心,。此外，還內(nèi)建LP-DDR4記憶體控制器,、L2和L3快取記憶體,，以及一個(gè)11代的GPU。
而能夠?qū)⑦@么多的處理核心和運(yùn)算單元打包成一個(gè)單芯片,，且整體體積僅有12 x 12mm,，所仰賴的就是「Foveros」3D封裝技術(shù)。
圖五: 英特爾Foveros的區(qū)塊與架構(gòu)原理（source: intel）
在年初的架構(gòu)日上,，英特爾也特別針對(duì)「Foveros」技術(shù)做說(shuō)明,。英特爾指出，不同于過(guò)去的3D芯片堆疊技術(shù),，F(xiàn)overos能做到邏輯芯片對(duì)邏輯芯片的直接貼合,。
英特爾表示，F(xiàn)overos的問(wèn)世,，可以為裝置與系統(tǒng)帶來(lái)更高性能,、高密度、低功耗的處理芯片技術(shù),。Foveros可以超越目前被動(dòng)中介層（interposers）的芯片堆疊技術(shù),，同時(shí)首次把記憶體堆疊到如CPU、繪圖芯片和AI處理器等,，這類高性能邏輯芯片之上,。
此外，英特爾也強(qiáng)調(diào),，新技術(shù)將提供卓越的設(shè)計(jì)彈性,，尤其當(dāng)開(kāi)發(fā)者想在新的裝置外型中，置入不同類型記憶體和I/O元素的混合IP區(qū)塊,。它能將產(chǎn)品分拆成更小的「微芯片（chiplets）」結(jié)構(gòu),，讓I/O、SRAM和電源傳遞電路可以在配建在底層的裸晶上,，接著高性能的邏輯微芯片則可進(jìn)一步堆疊在其上,。
英特爾甚至強(qiáng)調(diào)，F(xiàn)overos技術(shù)的問(wèn)世是該公司在3D封裝上的一大進(jìn)展,，是繼EMIB（Embedded Multi-die Interconnect Bridge）2D封裝技術(shù)之后的一大突破,。
TSV與μbumps技術(shù)是量產(chǎn)關(guān)鍵
而從英特爾所揭露的技術(shù)資料可看出，F(xiàn)overos本身就是一種3D IC技術(shù),，透過(guò)硅穿孔（Through-Silicon Via, TSV）技術(shù)與微凸塊（micro-bumps）搭配,，把不同的邏輯芯片堆疊起來(lái)。
其架構(gòu)概念就是在一塊基礎(chǔ)的運(yùn)算微芯片（compute chiplet）上,，以TSV加上微凸塊的方式,，堆疊其他的運(yùn)算晶粒（die）和微芯片（chiplets），例如GPU和記憶體,，甚至是RF元件等,，最后再把整個(gè)結(jié)構(gòu)打包封裝。
而英特爾目前所使用的制程已達(dá)到10納米,，預(yù)計(jì)也可以順利推進(jìn)至7納米,，也此透過(guò)此3D封裝技術(shù)，將可在單一芯片中達(dá)成絕佳的運(yùn)算效能,，并持續(xù)推進(jìn)摩爾定律,。
英特爾更特別把此技術(shù)稱為「臉貼臉（Face-to-Face）」的封裝，強(qiáng)調(diào)它芯片對(duì)芯片封裝的特點(diǎn),。而要達(dá)成此技術(shù),，TSV與微凸塊（μbumps）的先進(jìn)制程技術(shù)就是關(guān)鍵，尤其是凸塊接點(diǎn)的間距（pitch）僅有約36微米（micron）,，如何透過(guò)優(yōu)異的打線流程來(lái)達(dá)成,，就非常考驗(yàn)英特爾的生產(chǎn)技術(shù)了,。
圖六: Foveros的TSV與微凸塊疊合示意（source: intel）
但是英特爾也指出,，F(xiàn)overos技術(shù)仍存在三個(gè)挑戰(zhàn)，分別為散熱,、供電,、以及良率。由于多芯片的堆疊,，勢(shì)必會(huì)大幅加大熱源密度,；而上下層邏輯芯片的供電性能也會(huì)受到挑戰(zhàn),；而如何克服上述的問(wèn)題，并在合理的成本內(nèi)進(jìn)行量產(chǎn)供貨,，則是最后的一道關(guān)卡,。
依照英特爾先前發(fā)布的時(shí)程，「Lakefield」處理器應(yīng)該會(huì)在今年稍晚推出,，但由于英特爾沒(méi)有在COMPUTEX更新此一產(chǎn)品的進(jìn)度,，是否能順利推出仍有待觀察。