文獻(xiàn)標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.190647
中文引用格式: 王琳瑋,,邵星靈,楊衛(wèi),,等. 一種彈載數(shù)據(jù)采集存儲(chǔ)模塊設(shè)計(jì)[J].電子技術(shù)應(yīng)用,,2019,45(11):59-62,,67.
英文引用格式: Wang Linwei,,Shao Xingling,,Yang Wei,et al. Design of a missile data acquisition and storage module[J]. Application of Electronic Technique,,2019,,45(11):59-62,67.
0 引言
隨著航天技術(shù)的不斷發(fā)展,,對彈載數(shù)據(jù)的傳輸速率和存儲(chǔ)的可靠性、準(zhǔn)確性的實(shí)現(xiàn)提出了更高的要求[1-2],。為了解決在惡劣航天條件下彈上傳感器數(shù)據(jù)存儲(chǔ)高速高可靠性的難題,,本文設(shè)計(jì)的存儲(chǔ)模塊主要實(shí)現(xiàn)對傳感器模擬信號的采集、處理,,并以FPAG作為系統(tǒng)的控制中心,,通過鋰電池供電,使得設(shè)備能夠獨(dú)立工作,。傳感器模擬信號的采集采用AD7091R,,通過FPGA存儲(chǔ)至Flash中。其中Flash采用斷電續(xù)存技術(shù),,使得傳感器即使突然斷電依舊能夠保障數(shù)據(jù)的完整,;同時(shí)USB負(fù)責(zé)將存儲(chǔ)的數(shù)據(jù)上傳至上位機(jī),實(shí)現(xiàn)對數(shù)據(jù)的分析和處理[3],。設(shè)備設(shè)計(jì)遵循小型化,、標(biāo)準(zhǔn)化,并且能夠承受外界較大的沖擊載荷,,同時(shí)實(shí)現(xiàn)數(shù)據(jù)高速存儲(chǔ)[4-7],。
1 總體方案設(shè)計(jì)
傳感器的數(shù)據(jù)即使在各類突發(fā)情況下(如斷電)必須準(zhǔn)確無誤地存儲(chǔ)到設(shè)備中。綜合考慮各種因素,,將設(shè)備做成圓柱體形狀,,底面圓半徑為50 mm,高為60 mm,,內(nèi)部電路板必須小于外形尺寸,。
總體設(shè)計(jì)原理圖如圖1所示??紤]到系統(tǒng)要經(jīng)歷巨大的沖擊作用以加速到預(yù)期的飛行速度,,有時(shí)該沖擊過程的幅度峰值可達(dá)20 000 g以上(g為重力加速度),作用時(shí)間在數(shù)十毫秒以內(nèi),,結(jié)合彈內(nèi)空間對系統(tǒng)外形的要求,,芯片選擇應(yīng)盡可能小型化且具備較好的抗干擾性,其中FPGA采用Xilinx公司生產(chǎn)的XC3S1400AN芯片,,并選用尺寸較小的BGA封裝,,用于傳感器模擬信號采集的AD7091R采用MSOP-10小型封裝,升壓芯片考慮到鋰電池的供電以及封裝等問題采用TPS63002[8],。由于FPGA供電需求為1.2 V和3.3 V,,而且整個(gè)設(shè)備所用芯片的供電電壓也是以3.3 V居多,采用TPS70345電源轉(zhuǎn)換芯片為系統(tǒng)供電,。調(diào)理電路主要實(shí)現(xiàn)信號的跟隨,、分壓、再跟隨,,采用封裝較小的AD823,。考慮到整個(gè)系統(tǒng)每次上電后設(shè)備運(yùn)行采集信號時(shí)長為2 h,,而AD7901R每200 μs采集一次數(shù)據(jù),,2 h的數(shù)據(jù)量為411.987 MB,為滿足系統(tǒng)的存儲(chǔ)需求,,F(xiàn)lash選用三星公司具有4 GB存儲(chǔ)空間的NAND型Flash——K9WBG08U1M芯片[9],。
2 硬件電路設(shè)計(jì)
2.1 供電電路設(shè)計(jì)
彈載存儲(chǔ)測試系統(tǒng)工作在狹窄空間、高溫,、高壓,、高沖擊等惡劣條件下,為保證設(shè)備在惡劣條件下供電系統(tǒng)仍具備較高的可靠性能,,系統(tǒng)的供電部分由鋰電池和USB供電組成,;雙模式供電可以提高設(shè)備的可靠性,在數(shù)據(jù)傳輸?shù)倪^程中不會(huì)因?yàn)殇囯姵爻霈F(xiàn)問題而影響數(shù)據(jù)的準(zhǔn)確性[10],。
利用隔離電路,,當(dāng)L5V(USB5V)供電時(shí),二極管就相當(dāng)于斷開,同時(shí)也能防止后續(xù)電壓倒灌,。電壓通過二極管之后電壓會(huì)低于5 V,,不能正常為電路板供電,因此再通過升壓芯片將電壓升到5 V,。隨后5 V通過TPS70345轉(zhuǎn)換成3.3 V和1.2 V,,為FPGA和其他電路提供電源。
2.2 USB接口電路設(shè)計(jì)
USB不僅作為數(shù)據(jù)上傳上位機(jī)的關(guān)鍵接口,,同時(shí)也是為電路板供電的重要電源,。考慮到數(shù)據(jù)量和實(shí)際要求,,芯片選用FT232H[11-13],,該串口的傳輸速度可以達(dá)到480 Mb/s,USB具體電路圖如圖2所示,。采用USB接口上傳數(shù)據(jù)節(jié)省了電纜,,并且更加便利,使整個(gè)設(shè)備的通用性增強(qiáng),。USB供電同時(shí)也節(jié)約了資源,,其中,C40和C41為USB5V過濾其他電壓,,使電路板的供電更加穩(wěn)定,。
2.3 A/D采集調(diào)理電路設(shè)計(jì)
A/D轉(zhuǎn)換芯片直接關(guān)系到系統(tǒng)的采樣精度,其作用是將系統(tǒng)采集到的模擬信號轉(zhuǎn)換為數(shù)字量,。A/D轉(zhuǎn)換芯片使用1 Mb/s,、超低功耗、12 bit采樣率的AD7091R,,采集和轉(zhuǎn)換過程主要利用CONVST控制,,完成轉(zhuǎn)換需要650 ns。使用外部基準(zhǔn)電壓源時(shí),,AD7091R從省電模式上電需要100 μs,,A/D轉(zhuǎn)換整個(gè)過程需要250 μs[14]。傳感器模擬信號進(jìn)入A/D轉(zhuǎn)換之前,,由于電壓高于A/D轉(zhuǎn)換芯片的工作電壓,,需要調(diào)理之后才能進(jìn)入轉(zhuǎn)換。模擬信號的調(diào)理應(yīng)用AD823實(shí)現(xiàn)電壓的跟隨,、分壓,、再跟隨,使得信號更加準(zhǔn)確,。調(diào)理電路圖如圖3所示,。
3 控制邏輯設(shè)計(jì)
3.1 斷電續(xù)存控制
彈載系統(tǒng)工作時(shí),因其內(nèi)部結(jié)構(gòu)復(fù)雜以及外界環(huán)境等不確定因素的存在偶爾會(huì)發(fā)生瞬時(shí)斷電,這一情況會(huì)導(dǎo)致已存儲(chǔ)的數(shù)據(jù)在斷電恢復(fù)后被覆蓋記錄,。
針對數(shù)據(jù)被覆蓋記錄的問題提出斷電續(xù)存技術(shù),,該技術(shù)根據(jù)儲(chǔ)芯片所有位的初始數(shù)據(jù)為1,且擦除芯片內(nèi)部數(shù)據(jù)后每位同樣為1,,但所存儲(chǔ)的數(shù)據(jù)不可能均為1這一情況,,記錄數(shù)據(jù)時(shí)通過查找FF操作塊完成查找斷電地址,。
數(shù)據(jù)記錄過程為:(1)檢查無效塊,;(2)擦除有效塊;(3)在相應(yīng)有效塊中記錄數(shù)據(jù),,塊地址加1進(jìn)入下一個(gè)循環(huán),。如果斷電時(shí)正在進(jìn)行這3步中的任何一步,那么該block塊或下一塊中的數(shù)據(jù)必定存在一段FF塊,,如果遇到突發(fā)情況設(shè)備突然斷電,,檢查完成后再次上電,設(shè)備可以通過查找FF操作塊從上次采集數(shù)據(jù)結(jié)束的地方再次進(jìn)行數(shù)據(jù)的存儲(chǔ),,從而避免數(shù)據(jù)覆蓋記錄,,提高設(shè)備的可靠性,以適應(yīng)更加復(fù)雜的環(huán)境,。同時(shí)存儲(chǔ)的過程中采用交錯(cuò)雙頁面編程的操作方式[15]提高存儲(chǔ)速度,,使得存儲(chǔ)速度可以匹配A/D采集的速率。
檢測FF塊流程圖如圖4所示,。根據(jù)Flash制備的特質(zhì),,通過尋找FF塊并以其為起始存儲(chǔ)地址繼續(xù)存儲(chǔ)數(shù)據(jù)實(shí)現(xiàn)斷電續(xù)存的功能,確保傳感器數(shù)據(jù)記錄的完整性,。
3.2 交錯(cuò)雙頁面編程
因?yàn)橥粫r(shí)間Flash只有一個(gè)設(shè)備工作,,所以每加載一次數(shù)據(jù)就必須要等待一個(gè)完整的TPROG[16],其極限寫入速度4 kB/(25 ns×4 096+200 μs)=12.96 MB/s,。
交錯(cuò)雙頁面編程是以相當(dāng)于流水的方式對各個(gè)plane進(jìn)行操作,,相較于使用雙頁面編程和雙平面編程方式較大幅度地提高數(shù)據(jù)的存儲(chǔ)速度;其通過先寫入chip1的plane0的block0的第0頁,,緊接著再寫入chip1的plane1的block1的第0頁的方式寫入,,當(dāng)再次回到chip1的plane0時(shí),用時(shí)為25 ns×4 096×7=716.8 μs,;因?yàn)?16.8 μs已經(jīng)大于TPROG理論最大值700 μs,,所以其不會(huì)影響到再一次操作chip1的plane0的block0。這種方式避免了編程時(shí)間TPROG對存儲(chǔ)速度的影響,,理論上可以達(dá)到40 MB/s的寫入速度,,足以滿足A/D采集的速度。交錯(cuò)雙頁面編程操作Flash流程圖如圖5所示。
3.3 A/D控制邏輯
設(shè)備上電由FPGA控制,,F(xiàn)PGA根據(jù)傳感器的工作情況進(jìn)行供電,。設(shè)備上電之后,首先啟動(dòng)AD7091R進(jìn)行A/D轉(zhuǎn)換,。其中從高電平變成低電平,,正式開始啟動(dòng)A/D轉(zhuǎn)換。數(shù)據(jù)在SCLK和的控制下輸出器件[17],。DB11在下降沿輸出,,而DB10到DB0是根據(jù)SCLK的下降沿輸出數(shù)據(jù),在完成最后一個(gè)數(shù)據(jù)輸出之后,,SDO返回高阻態(tài),。全部數(shù)據(jù)輸出之后,SCLK為空閑低電平,,確保數(shù)據(jù)準(zhǔn)確性,,整個(gè)過程需要650 ns。具體邏輯如圖6所示,。如果在進(jìn)行轉(zhuǎn)換時(shí),,再將拉低,重復(fù)上述周期,。
4 測試結(jié)果與分析
依據(jù)數(shù)據(jù)采集存儲(chǔ)模塊要測試的各項(xiàng)技術(shù)指標(biāo),,搭建了高速數(shù)據(jù)采集存儲(chǔ)模塊的測試平臺(tái)來進(jìn)行單機(jī)測試,整個(gè)平臺(tái)由地面測試臺(tái),、讀數(shù)裝置,、上位機(jī)軟件、測試電纜網(wǎng)以及待測的數(shù)據(jù)采集存儲(chǔ)模塊組成,。
設(shè)備上電后,,開始采集傳感器信號,一段時(shí)間之后再斷電,。斷電2 min之后再上電,,分析采集回的數(shù)據(jù),通過判斷幀尾“EB90”和幀計(jì)數(shù),,可以確定數(shù)據(jù)準(zhǔn)確無誤,,數(shù)據(jù)如圖7所示。該模塊成功解決了存儲(chǔ)模塊因斷電或切換電源后重新記錄的數(shù)據(jù)會(huì)覆蓋原有數(shù)據(jù)的問題,,同時(shí)該模塊的存儲(chǔ)速度達(dá)到30.72 MB/s,,實(shí)現(xiàn)了數(shù)據(jù)的快速存儲(chǔ)和實(shí)時(shí)存儲(chǔ)。
5 結(jié)論
本文提出了一種基于雙模式供電,、斷電續(xù)存和交錯(cuò)雙頁面編程技術(shù)的數(shù)據(jù)采集存儲(chǔ)模塊,,該模塊實(shí)現(xiàn)了預(yù)期功能,,成功解決了因設(shè)備斷電而導(dǎo)致的設(shè)備采集數(shù)據(jù)不準(zhǔn)確的問題,并且設(shè)備同時(shí)具備實(shí)時(shí)存儲(chǔ)數(shù)據(jù),、存儲(chǔ)速度快的優(yōu)點(diǎn),。模塊的整體尺寸較小,集成化較高,,具有極好的環(huán)境適應(yīng)性,,能長時(shí)間工作在惡劣環(huán)境下。該模塊為部分需要搭載大量傳感器且需要長時(shí)間采集,、快速存儲(chǔ)大量數(shù)據(jù)的彈載設(shè)備提供了可能,。
參考文獻(xiàn)
[1] 李君豪,畢麗霞,,王永利.多通道高速數(shù)據(jù)安全傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用,,2018,,44(9):125-128.
[2] 王培人.數(shù)據(jù)采集器的FLASH存儲(chǔ)技術(shù)與實(shí)現(xiàn)[D].哈爾濱:哈爾濱工程大學(xué),,2016.
[3] 菅少坤.一種具有斷電續(xù)存功能固態(tài)存儲(chǔ)系統(tǒng)的設(shè)計(jì)[D].太原:中北大學(xué),2015.
[4] 郭鵬翔,,祖靜,,尤文斌.基于FPGA與NAND閃存的固態(tài)存儲(chǔ)系統(tǒng)設(shè)計(jì)[J].電子測試,2011(12):54-57.
[5] 周浩,,王浩全,,任時(shí)磊.基于FPGA和NAND Flash的便攜式信號采集系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用,2018,,44(9):82-86.
[6] 方彧,,王杰.基于USB的高速多相機(jī)圖像采集系統(tǒng)[J].信息與電腦(理論版),2017(10):98-99.
[7] 李勇.基于LVDS接口的高速圖像數(shù)據(jù)記錄器的設(shè)計(jì)與實(shí)現(xiàn)[D].太原:中北大學(xué),,2013.
[8] 孟令軍,,周之麗,文波,,等.基于USB3.0的LVDS高速圖像記錄系統(tǒng)的設(shè)計(jì)[J].電子器件,,2015,38(4):812-816.
[9] 任鑫,,李泓錦.基于TMS320F2812的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)[J].北華航天工業(yè)學(xué)院學(xué)報(bào),,2017,27(1):21-22.
[10] 孫麗,,鄭恩讓.雙模式逆變器獨(dú)立供電穩(wěn)定性能控制策略研究[J].計(jì)算機(jī)仿真,,2017,34(8):128-132,,381.
[11] TOM W.Power gadgets from USB sources with this simple switching boost supply[J].QST,,2018,,102(9):36-39.
[12] 鄭永秋.某飛行器遙測數(shù)據(jù)記錄器的優(yōu)化設(shè)計(jì)[D].太原:中北大學(xué),2012.
[13] 吳昊.高速大容量固態(tài)存儲(chǔ)系統(tǒng)設(shè)計(jì)[D].西安:西安電子科技大學(xué),,2010.
[14] 王勝利,,吳云峰,張晨雨,,等.用于鋰電池模擬的高速電源設(shè)計(jì)[J].電子技術(shù)應(yīng)用,,2017,43(12):125-129.
[15] 孫濤,,龔國慶,,陳勇.鋰電池參數(shù)辨識模型的設(shè)計(jì)與研究[J].電子技術(shù)應(yīng)用,2019,,45(3):127-130.
[16] ADELA C.Optimality conditions for weakly ε-efficient solutions of vector optimization problems with applications[J].Numerical Functional Analysis and Optimization,,2019,40(6):726-741.
[17] 劉瑞.基于FLASH的高速圖像采集存儲(chǔ)系統(tǒng)[D].北京:中國科學(xué)技術(shù)大學(xué),,2009.
作者信息:
王琳瑋1,,邵星靈1,楊 衛(wèi)1,,荊 誠2
(1.中北大學(xué) 電子測試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室,,山西 太原030051;2.北京宇航系統(tǒng)工程研究所,,北京100076)