《電子技術應用》
您所在的位置：首頁 > 模擬設計 > 設計應用 > 一種高效率的ACBC-C三級運放的設計
一種高效率的ACBC-C三級運放的設計
2020年電子技術應用第6期
和 雨，肖知明,，王 宇,，胡偉波
南開大學 電子信息與光學工程學院,，天津300350
摘要： 采用TSMC 180 nm的CMOS工藝,，設計實現(xiàn)了一個具有高效率、大的電容負載驅動能力的三級運算放大器,。提出了一種基于共源共柵密勒補償(Cascode Miller Compensation,，CMC)和交流升壓補償(AC Boosting Compensation，ACBC)的ACBC-C補償結構,，其中,，ACBC通過增加一條交流通路的方式提高了GBW以及電容驅動能力。輸出級采用AB類結構以實現(xiàn)高效率,。CMC可以適應AB類輸出級結構,，在保證線性度的同時實現(xiàn)效率最大化，并且消除密勒電容帶來的零點,，更好地對穩(wěn)定性進行補償,。電路仿真結果表明：當設定相位裕度下限為45°時，最大可承受負載電容約為3 100 pF,；當在輸出端接1 000 Ω負載電阻時,，電路效率為95.299%,。
中圖分類號： TN432
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.191370
中文引用格式： 和雨，肖知明,，王宇,，等. 一種高效率的ACBC-C三級運放的設計[J].電子技術應用，2020,，46(6)：36-39,，50.
英文引用格式： He Yu，Xiao Zhiming,，Wang Yu,，et al. Design of a high-efficiency ACBC-C three-stage operational amplifier[J]. Application of Electronic Technique，2020,，46(6)：36-39,，50.
Design of a high-efficiency ACBC-C three-stage operational amplifier
He Yu，Xiao Zhiming,，Wang Yu,，Hu Weibo
College of Electronic Information and Optical Engineering，Nankai University,，Tianjin 300350,，China
Abstract： Using TSMC 180 nm CMOS technology, a three-stage operational amplifier with high efficiency and large capacitive load driving capability is designed and implemented. This paper proposes an ACBC-C compensation structure based on CMC(Cascode Miller Compensation) and ACBC(AC Boosting Compensation). Among them, ACBC by adding an AC path increases the GBW and the capacitive driving ability. The output stage uses a class AB structure to achieve high efficiency. And CMC can adapt to the class AB output stage structure, maximize efficiency while keeping great linearity, and remove the zero caused by Miller capacitor, and better compensate the stability. The simulation results show that when the phase margin is set to 45 degrees, the maximum load capacity can be as high as 3 100 pF, and that when a 1 000 Ω load resistor is connected to the output, the circuit efficiency achieves 95.299%.
Key words : capacitive load driving capability；class AB output stage,；AC boosting compensation,；cascode Miller compensation

0 引言

    隨著半導體工藝節(jié)點的下降，芯片的電源電壓越來越低,。越低的電源電壓就意味著許多傳統(tǒng)的電路結構變得不再適用[1],。放大器是模擬集成電路領域的一個重要模塊之一，放大器的增益可以通過在輸出級使用共源共柵結構來提高,，但是隨著電源電壓的下降,，共源共柵結構會嚴重限制輸出電壓擺幅[2]。在適應摩爾定律的同時,，許多可替代的電路結構不斷涌現(xiàn),。多級運放可以保證在足夠大的輸出電壓擺幅的同時提高增益。但是每增加一級放大級,，至少會產(chǎn)生一個高阻抗點,，進而引入一個極點，過多的極點會極大地影響放大器的穩(wěn)定性,。因此,，多級運放的頻率補償變得尤為重要。極點分離是頻率補償過程中的常用手段之一,，通過改變電容來改變主極點和其他非主極點的位置可以達到極點分離的效果,。針對三級運放，嵌套密勒補償(Nested Miller Compensation,，NMC)是最常用的補償方式之一,，只需兩個密勒電容，就可以達到穩(wěn)定電路的目的,。但是嵌套密勒補償是以犧牲GBW為代價的,，并且這種補償方式適用的負載電容范圍很小[3]。此外,，如果要增大負載電容范圍,，需要增大內部密勒電容的尺寸，相應的芯片面積也會增大,。為了解決這些問題,，許多新的補償方式被提出，阻尼因子控制頻率補償(Damping-Factor-Control Frequency-Compensation,，DFCFC)通過增加一個阻尼網(wǎng)絡的方式,，極大地提高了GBW，但是DFCFC適用于大負載電容的情況下,，對于較小的負載電容,，DFCFC并沒有表現(xiàn)出良好的特性[3]。ACBC補償[4]通過增加一條交流通路的方式,，也極大地提高了GBW,，并且在NMC的基礎上，拓寬了可承受負載電容范圍,，表現(xiàn)出非常優(yōu)越的特性,。但是ACBC補償結構中的密勒電容會引入一個右半平面零點，該零點對穩(wěn)定性具有負影響,。CMC可以在不增加額外的消零電阻以及前饋通路的同時消除該右半平面零點[5],。本文創(chuàng)新性地提出將ACBC與CMC結合，形成ACBC-C結構,，并研究其優(yōu)越特性,。

    此外，高效率也是運算放大器的衡量指標之一,，高效率代表電路中大多數(shù)的功耗都來自于負載,，很少有功率的浪費。AB類放大器相比A類放大器具有較高的效率,，所以本電路采用AB類輸出結構,。AB類輸出結構形成了推挽式輸出，也適用于上述的ACBC-C補償結構,。所以本文針對具有高效率的ACBC-C三級運放進行分析和仿真,。




論文詳細內容請下載http://forexkbc.com/resource/share/2000002838




作者信息:

和  雨,，肖知明，王  宇,，胡偉波

(南開大學 電子信息與光學工程學院,，天津300350)

此內容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉載,。