來自復(fù)旦大學(xué)微電子學(xué)院的消息，該校周鵬團(tuán)隊(duì)針對(duì)具有重大需求的3－5納米節(jié)點(diǎn)晶體管技術(shù),，驗(yàn)證了雙層溝道厚度分別為0．6 ／1．2納米的圍柵多橋溝道晶體管（GAA,，Gate All Around），實(shí)現(xiàn)了高驅(qū)動(dòng)電流和低泄漏電流的融合統(tǒng)一,，為高性能低功耗電子器件的發(fā)展提供了新的技術(shù)途徑,。

據(jù)悉，相關(guān)成果已經(jīng)在第66屆IEDM國際電子器件大會(huì)上在線發(fā)表,。

報(bào)道提到,，工藝制程提升到5nm節(jié)點(diǎn)以下后，傳統(tǒng)晶體管微縮提升性能難以為繼,，需要做重大革新,。于是GAA晶體管乘勢(shì)而起，它可實(shí)現(xiàn)更好的柵控能力和漏電控制,。

此番周鵬團(tuán)隊(duì)設(shè)計(jì)并制備出超薄圍柵雙橋溝道晶體管,，驅(qū)動(dòng)電流與普通MoS2晶體管相比提升超過400％，室溫下可達(dá)到理想的亞閾值擺幅（60mV／dec）,，漏電流降低了兩個(gè)數(shù)量級(jí),。

據(jù)悉，GAA晶體管也被譯作“環(huán)繞柵極晶體管”,，取代的是華人教授胡正明團(tuán)隊(duì)研制的FinFET（鰭式場(chǎng)效應(yīng)晶體管）,。按照目前掌握的資料，三星打算從2022年投產(chǎn)的第一代3nm就引入GAA晶體管,，臺(tái)積電略保守,，3nm仍是FinFET，2nm開始啟用GAA,。

另外,，中芯國際梁孟松日前也披露，該公司的5nm和3nm的最關(guān)鍵,、也是最艱巨的8大項(xiàng)技術(shù)也已經(jīng)有序展開,， 只待EUV光刻機(jī)的到來,，就可以進(jìn)入全面開發(fā)階段。

雙橋溝道晶體管示意圖及其性能圖