《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 設(shè)計應(yīng)用 > 基于FPGA的PPM調(diào)制解調(diào)系統(tǒng)設(shè)計
基于FPGA的PPM調(diào)制解調(diào)系統(tǒng)設(shè)計
2021年電子技術(shù)應(yīng)用第2期
侯 歡,,施洪生
北京交通大學(xué) 電氣工程學(xué)院,北京100044
摘要: 針對旋轉(zhuǎn)件參數(shù)的測試及傳輸,,提出了一種基于FPGA紅外數(shù)據(jù)傳輸?shù)腜PM調(diào)制解調(diào)系統(tǒng)的設(shè)計,,并且在數(shù)據(jù)傳輸過程中加入了CRC校驗,,增加了數(shù)據(jù)傳輸過程的準(zhǔn)確性。設(shè)計采用了Altera(Intel)的Cyclone10系列的10CL016YU256C8芯片,,具有高速,、高帶寬、高容量等特點,,適用于高速數(shù)據(jù)通信,。通過Quartus II開發(fā)平臺,用Verilog HDL硬件描述語言編寫相應(yīng)的調(diào)制,、解調(diào)以及CRC校驗程序,。介紹了4PPM調(diào)制、解調(diào)的算法,,以及CRC-CCITT校驗碼的算法,,并通過Modelsim對系統(tǒng)進行了時序仿真,仿真結(jié)果驗證了設(shè)計的正確性,。
中圖分類號: TN919
文獻標(biāo)識碼: A
DOI:10.16157/j.issn.0258-7998.200984
中文引用格式: 侯歡,,施洪生. 基于FPGA的PPM調(diào)制解調(diào)系統(tǒng)設(shè)計[J].電子技術(shù)應(yīng)用,2021,,47(2):92-96.
英文引用格式: Hou Huan,,Shi Hongsheng. Design of PPM modulation and demodulation system based on FPGA[J]. Application of Electronic Technique,2021,,47(2):92-96.
Design of PPM modulation and demodulation system based on FPGA
Hou Huan,,Shi Hongsheng
School of Electrical Engineering,Beijing Jiaotong University,,Beijing 100044,,China
Abstract: For the test and transmission of rotating parts parameters, a design of a PPM modulation and demodulation system based on FPGA infrared data transmission is proposed, and a CRC check is added in the data transmission process, which increases the accuracy of the data transmission process. This design uses Altera(Intel)′s Cyclone10 series 10CL016YU256C8 chip, which has the characteristics of high speed, high bandwidth, high capacity, etc., suitable for high-speed data communication. Through the Quartus II development platform, it uses Verilog HDL hardware description language to write the corresponding modulation, demodulation and CRC verification programs. The paper introduces the algorithm of 4PPM modulation and demodulation, as well as the algorithm of CRC-CCITT check code, and carries on the timing simulation to the system through Modelsim. The simulation result verifies the correctness of the design.
Key words : PPM modulation and demodulation;CRC check,;FPGA,;Verilog HDL

0 引言

    在數(shù)字電路設(shè)計中,現(xiàn)場可編程門陣列(Field Programmable Gate Array,,FPGA)技術(shù)得到越來越廣泛的應(yīng)用,,特別是在通信領(lǐng)域。對于FPGA處理器之間的通信,一般采用傳統(tǒng)的有線連接,,例如UART,、CAN等方式??僧?dāng)FPGA處理器之間存在相對運動(即一個FPGA處理器在旋轉(zhuǎn)側(cè),,而另一個在固定側(cè))時,傳統(tǒng)有線通信方法會帶來不便,,而無線通信恰好適用于此情況,。將基于FPGA的PPM調(diào)制解調(diào)無線數(shù)據(jù)通信技術(shù)應(yīng)用在風(fēng)機齒輪箱應(yīng)力測試中,可以規(guī)避傳統(tǒng)有線式齒輪箱測量的種種風(fēng)險[1],,并且可以簡化復(fù)雜的滑環(huán)工裝設(shè)計,,更加準(zhǔn)確地對齒輪箱應(yīng)力進行測試,同時也可以將此技術(shù)應(yīng)用于其他旋轉(zhuǎn)器件的信號測試場合,,例如,,在數(shù)控機床技術(shù)中對其卡盤在不同轉(zhuǎn)速下的夾緊力性能進行實時監(jiān)測;在航空航天技術(shù)中對其航空發(fā)動機旋翼的應(yīng)力,、扭矩等進行測試,。

    隨著無線通信技術(shù)的不斷發(fā)展,無線通信的方式也不斷出現(xiàn),,其中各種方式的誤碼率,、抗干擾能力和傳輸速率也不同,為了提高數(shù)據(jù)傳輸?shù)乃俾屎涂垢蓴_能力,,本設(shè)計采用光電耦合的無線數(shù)據(jù)傳輸方式,,其具有良好的抗干擾能力,它利用光波作為載波對信號進行傳輸,,可以達到很高的傳輸速率,在光無線通信領(lǐng)域中,,保證一定的速率下,,要求傳輸功率盡可能小。脈沖位置調(diào)制(PPM)是一種正交調(diào)制方式,,相比于傳統(tǒng)的開關(guān)鍵控(OOK)調(diào)制,,它具有更高的光功率利用率和頻帶利用率,并能進一步提高傳輸信道的抗干擾能力[2],。且基于FPGA的脈沖位置調(diào)制(PPM)可以在高轉(zhuǎn)速,、數(shù)據(jù)量大的旋轉(zhuǎn)件中快速、可靠地傳輸測量到的數(shù)據(jù),,因而本設(shè)計采用基于FPGA的脈沖位置調(diào)制(PPM)方式,。




本文詳細內(nèi)容請下載:http://forexkbc.com/resource/share/2000003396




作者信息:

侯  歡,施洪生

(北京交通大學(xué) 電氣工程學(xué)院,北京100044)

此內(nèi)容為AET網(wǎng)站原創(chuàng),,未經(jīng)授權(quán)禁止轉(zhuǎn)載,。