《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 其他 > 教學(xué):FPGA學(xué)習(xí)之CRC校驗(yàn)

教學(xué):FPGA學(xué)習(xí)之CRC校驗(yàn)

2022-08-30
來(lái)源:FPGA設(shè)計(jì)論壇
關(guān)鍵詞: 寄存器 CRC校驗(yàn) FPGA

  一,、CRC原理。

  CRC校驗(yàn)的原理非常簡(jiǎn)單,,如下圖所示。

 5cefc25a-2505-11ed-ba43-dac502259ad0.png

  其中,,生成多項(xiàng)式是利用抽象代數(shù)的一些規(guī)則推導(dǎo)出來(lái)的,,而模2加(也就是異或),是對(duì)應(yīng)于有限域的除法,。

  二,、CRC算法。

  那么在FPGA當(dāng)中,,也有好幾種算法,。

  1、比特型算法,。

 5d20ecd6-2505-11ed-ba43-dac502259ad0.png

  這種算法,,跟手算的差不多,一個(gè)時(shí)鐘周期處理一個(gè)bit,,速度慢,,但消耗的面積小。

  可能你會(huì)有疑問(wèn),,本來(lái)是第15位(對(duì)應(yīng)于x^15),,再移位就是第16位,怎樣把第16位轉(zhuǎn)化成低于16位的數(shù),?

  利用生成多項(xiàng)式就可以了,,crc16 :1+x^2+x^15+x^16,類似于小學(xué)數(shù)學(xué)的約分,。

  下圖為關(guān)鍵的代碼,。

  

5d4624ba-2505-11ed-ba43-dac502259ad0.png

  2、字節(jié)型算法,。

  原理是把上面比特型的算法展開(kāi),,一次性把8個(gè)bit的情況都列出來(lái),化簡(jiǎn),,如下圖所示(只列出關(guān)鍵的代碼),。

 5d64221c-2505-11ed-ba43-dac502259ad0.png

  字節(jié)型算法的使用方法跟比特型類似,只是一次處理8個(gè)bit,,算出來(lái)的crc,,也要留在寄存器里面(LSFR)。

  3、查表法,。

  跟字節(jié)型算法類似,,把所有情況都算出來(lái),存在一個(gè)表里,,來(lái)一個(gè)byte查一次表,。

  三、常用工具,。

  介紹幾個(gè)常用的crc工具(前4個(gè)為在線工具),,除了可以計(jì)算crc以外,有的還可以自動(dòng)生成c,、verilog,、vhdl代碼。

  1,、CRC calculaTIon

  2,、CRC Generator

  3、On-line CRC calculaTIon

  4,、Easics

  5,、CRC計(jì)算器

  6、格西計(jì)算器

  四,、CRC參數(shù)模型,。

 5d8b03d2-2505-11ed-ba43-dac502259ad0.png

 5d9fd488-2505-11ed-ba43-dac502259ad0.png

  從上面兩張圖,可以看出來(lái),,這個(gè)CRC-DNP算出來(lái)的結(jié)果不為0(跟我們常識(shí)中的CRC不一樣),。

  其實(shí),這只是有少量改動(dòng)的CRC而已,,于是得到CRC的參數(shù)模型,,如下圖所示。

  

5db72746-2505-11ed-ba43-dac502259ad0.png

  Name:CRC名稱,。

  Width:CRC寄存器的位寬,。

  Poly:生成多項(xiàng)式(這里用16進(jìn)制表示)。

  Init:CRC寄存器初始值(圖中為全0),。

  RefIn:True代表每個(gè)輸入的字節(jié)都倒置(原本是bit0的,,換成bit7;原本是bit1的,,換成bit6),。False代表不倒置。

  RefOut:True代表在輸出CRC結(jié)果之前,,把CRC寄存器倒置,。False代表不倒置,。

  XorOut:執(zhí)行完RefOut之后,異或全0或者全1,,(圖中為異或全0),。

  好了,搞懂CRC參數(shù)模型,,才算是真正搞懂CRC,,而不像書本上說(shuō)的那么膚淺。

  其中有的CRC寄存器初始值設(shè)置為全1,,如以太網(wǎng)的CRC32,,目的就是為了能檢測(cè)出數(shù)據(jù)前面的0的個(gè)數(shù)。1234算出來(lái)的CRC,,跟01234算出來(lái)的,不一樣,,這就能應(yīng)對(duì)前面帶0的數(shù)據(jù)了,。

  此外,CRC的生成多項(xiàng)式,,也有可能倒置,,所以必須以參數(shù)模型中Poly的值為準(zhǔn)。

  五,、Verilog/VHDL的仿真和綜合,。

  如下圖所示,輸入2個(gè)0x30,,算出來(lái)的CRC32結(jié)果跟工具的一樣,。

5dd81672-2505-11ed-ba43-dac502259ad0.jpg

  關(guān)鍵的地方,在于倒置,。

  仿真器和綜合器,,支持的語(yǔ)法不同,所以在寫倒置的時(shí)候,,可能要嘗試各種不同的寫法(試出來(lái)),,如果你使用工具不支持的語(yǔ)法,出來(lái)的結(jié)果可能是未知,。

  以下給出幾種,,可以嘗試的寫法。

  1,、reg [7:0] A;

  reg [0:7] B;

  assign A=B;

  2,、reg [7:0] A,B;

  assign A = {B[0],B[1],B[2],B[3],B[4],B[5],B[6],B[7]};

  3、reg [7:0] A,B;

  assign A[0] = B[7];

  assign A[1] = B[6];

  assign A[2] = B[5];

  assign A[3] = B[4];

  assign A[4] = B[3];

  assign A[5] = B[2];

  assign A[6] = B[1];

  assign A[7] = B[0];

  4,、reg [7:0] A,B;

  integer i = 0;

  for (i = 0; i <= 7; i = i + 1) begin

  A[i] <= B[7-i] ^ 1'b1; // RefIn為False時(shí),,使用A[i] <= B[7-i];

  end

  不管是把輸入數(shù)據(jù)倒置,,還是把CRC寄存器倒置,原理都是一樣的,。

  上面第三點(diǎn)的常用工具所生成的代碼,,都沒(méi)做這一步的功能。使用時(shí),,請(qǐng)注意,。

  此外,在使用邏輯分析儀,,查看CRC寄存器的數(shù)據(jù)時(shí)(比如,,我這里是32位的reg變量oCrcOut),直接看oCrcOut結(jié)果是錯(cuò)誤的,,但是看下一模塊的輸入端口,,卻是正確的(中間有綜合器生成的電路)。

  六,、其它,。

  利用CRC算出來(lái)的值,不一定要為0才能使用,,不為0也一樣使用的(發(fā)送端跟接收端算出來(lái)的結(jié)果一樣即可),。

  一般,書上寫的CRC參數(shù)模型初始值為全0,,RefIn和RefOut為False,,XorOut為全0。這樣,,接收端算出來(lái)的CRC結(jié)果為0,。

  更多的參數(shù)模型,可以下載第三點(diǎn),,常用工具的第5個(gè)工具,,此工具包含21個(gè)CRC參數(shù)模型。



更多信息可以來(lái)這里獲取==>>電子技術(shù)應(yīng)用-AET<<

mmexport1621241704608.jpg

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章,、圖片,、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者,。如涉及作品內(nèi)容,、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話通知我們,,以便迅速采取適當(dāng)措施,,避免給雙方造成不必要的經(jīng)濟(jì)損失,。聯(lián)系電話:010-82306118;郵箱:[email protected],。