2021年5月5日,，加利福尼亞州圣克拉拉——應(yīng)用材料公司今天宣布推出一系列材料工程解決方案，為存儲(chǔ)客戶(hù)提供三種全新進(jìn)一步微縮DRAM的方法，并加速改善芯片性能,、功率、面積,、成本和上市時(shí)間（即：PPACt）,。

應(yīng)用材料公司全新的材料工程解決方案可助力DRAM性能提升30%、功率降低15%,、面積減少20%

全球經(jīng)濟(jì)的數(shù)字化轉(zhuǎn)型正在催生對(duì)DRAM創(chuàng)紀(jì)錄的需求,。物聯(lián)網(wǎng)創(chuàng)造了數(shù)千億臺(tái)新的邊緣計(jì)算設(shè)備，推動(dòng)著數(shù)據(jù)上云處理的指數(shù)級(jí)增長(zhǎng),。因而,，行業(yè)迫切需要在DRAM微縮領(lǐng)域取得突破，以減少芯片面積和成本,，同時(shí)提高運(yùn)行速度,、降低功率。

應(yīng)用材料公司正與DRAM客戶(hù)合作,，將三種材料工程解決方案商業(yè)化,。這三種解決方案不僅創(chuàng)造了新的微縮方式，也提升了性能和功率,。這些解決方案針對(duì)的是DRAM芯片的三個(gè)方面：存儲(chǔ)電容器,、互連布線和邏輯晶體管。這些解決方案現(xiàn)已投入大規(guī)模量產(chǎn),，預(yù)計(jì)未來(lái)幾年將為應(yīng)用材料公司的DRAM業(yè)務(wù)帶來(lái)顯著營(yíng)收增長(zhǎng),。

推出應(yīng)用于電容器微縮的Draco?硬掩模

在DRAM芯片中，超過(guò)55%的晶粒面積被存儲(chǔ)陣列占據(jù)，提高存儲(chǔ)陣列的密度是降低每比特成本的最有效手段,。數(shù)據(jù)以電荷形式存儲(chǔ)在垂直排列的圓柱形電容器中,，要想容納足夠數(shù)量的電子，電容器需具備盡可能大的表面積,。DRAM制造商在縮小電容器直徑的同時(shí)也會(huì)拉長(zhǎng)其高度,，以將電容器表面積最大化。而這也給DRAM微縮帶來(lái)了新的技術(shù)挑戰(zhàn)：電容器深孔的刻蝕可能會(huì)超過(guò)“硬掩?！辈牧系臉O限,。硬掩模作為確定每個(gè)孔洞位置的模板，如果因?yàn)樘”晃g穿,，圖案就會(huì)被毀壞,。可是較厚的硬掩模也不適用,，因?yàn)楫?dāng)硬掩模和電容器孔洞的總體深度超出一定限度時(shí),，刻蝕副產(chǎn)品會(huì)殘留，導(dǎo)致彎曲,、扭曲和深度不均,。

為此，應(yīng)用材料公司推出了Draco?解決方案,。這是一種新型硬掩模材料,，已經(jīng)過(guò)協(xié)同優(yōu)化可與應(yīng)用材料公司的Sym3? Y刻蝕系統(tǒng)在其PROVision? 電子束測(cè)量和檢測(cè)系統(tǒng)監(jiān)控的流程中配合使用，其中PROVision? 電子束系統(tǒng)每小時(shí)可進(jìn)行近50萬(wàn)次測(cè)量,。Draco硬掩模將刻蝕選擇比提高了30%以上，使得掩模更薄,。Draco硬掩模和Sym3 Y的協(xié)同優(yōu)化包括先進(jìn)的射頻脈沖優(yōu)化,，可使刻蝕與副產(chǎn)品去除同步進(jìn)行，從而令成像孔洞呈完美圓柱形且筆直均勻,。PROVision 電子束系統(tǒng)可為客戶(hù)提供硬掩模關(guān)鍵尺寸均勻性的大量,、即時(shí)可執(zhí)行數(shù)據(jù)，這正是電容器均勻性的關(guān)鍵所在,。應(yīng)用材料公司的解決方案為客戶(hù)提供了50%的局部關(guān)鍵尺寸均勻性提升,，并將橋連缺陷降低了100倍，從而提升了良率,。

應(yīng)用材料公司半導(dǎo)體產(chǎn)品事業(yè)部集團(tuán)副總裁Raman Achutharaman博士表示：“與客戶(hù)攜手快速解決材料工程挑戰(zhàn)的最佳方法是協(xié)同優(yōu)化相鄰步驟,，并使用大量測(cè)量和人工智能來(lái)優(yōu)化工藝變量?！?br/>

將Black Diamond?低k介電引入DRAM市場(chǎng)

DRAM微縮的第二個(gè)關(guān)鍵方法是減少互連布線所需的晶粒面積,，互連布線用于在存儲(chǔ)器陣列間來(lái)回傳遞信號(hào)。每條金屬線被絕緣介電材料環(huán)繞，以防止數(shù)據(jù)信號(hào)之間產(chǎn)生干擾,。在過(guò)去25年里,，DRAM制造商一直將兩種硅氧化物——硅烷或四乙氧基硅烷（TEOS）中的一種用作介電材料。盡管介電層不斷減薄使得DRAM晶粒尺寸縮小,，但這也帶來(lái)了新的技術(shù)挑戰(zhàn)：如今,，介電層太薄，無(wú)法防止金屬線之間發(fā)生電容耦合,，信號(hào)產(chǎn)生相互干擾,，導(dǎo)致功率升高、性能降低,、熱量提升和可靠性風(fēng)險(xiǎn)增加,。

為此，應(yīng)用材料公司提出了Black Diamond?解決方案,，這是一種首先被用于先進(jìn)邏輯器件的低k介電材料,。伴隨DRAM設(shè)計(jì)面臨同樣的微縮挑戰(zhàn)，應(yīng)用材料公司正在著力使Black Diamond?適應(yīng)DRAM市場(chǎng),，并將其搭載在生產(chǎn)效率極高的Producer? GT平臺(tái)上,。適用于DRAM的Black Diamond?使得互連線更加纖小緊湊，能以數(shù)千兆赫的速度在芯片中傳輸信號(hào),，不受干擾并且功率更低,。

高k金屬柵極晶體管可優(yōu)化DRAM的性能、功率,、面積和成本

DRAM微縮的第三個(gè)關(guān)鍵方法是提升芯片外圍邏輯器件中使用的晶體管的性能,、功率、面積和成本,，幫助驅(qū)動(dòng)高性能DRAM（如基于新DDR5規(guī)范的DRAM）所需的輸入輸出（I/O）操作,。

直至今日，DRAM仍使用基于多晶硅和氧化硅介電層的晶體管,，這種晶體管在邏輯器件代工中為28納米節(jié)點(diǎn)所淘汰,，因?yàn)闁艠O介電層的極度減薄會(huì)導(dǎo)致電子泄漏，從而浪費(fèi)功率并限制性能,。邏輯芯片制造商采用高k金屬柵極（HKMG）晶體管,，用金屬柵極代替多晶硅，用氧化鉿代替氧化硅介電層（氧化鉿是一種可改善柵極電容,、漏電流和器件性能的材料）,。如今，存儲(chǔ)器制造商正在將HKMG晶體管設(shè)計(jì)用于先進(jìn)的DRAM,，以?xún)?yōu)化性能,、功率,、面積和成本。如邏輯器件一樣,，在DRAM中,，HKMG將隨著時(shí)間的推移而取代多晶硅晶體管。

這種DRAM的技術(shù)變革為應(yīng)用材料公司創(chuàng)造了增長(zhǎng)機(jī)遇,。制造更復(fù)雜,、更精細(xì)的HKMG材料堆疊頗具挑戰(zhàn)，使用應(yīng)用材料公司的Endura? Avenir? RFPVD系統(tǒng)對(duì)相鄰的工藝步驟進(jìn)行不破真空的連續(xù)處理已成為行業(yè)首選解決方案,。HKMG晶體管還受益于應(yīng)用材料公司的外延沉積技術(shù),，如：Centura? RP Epi和薄膜處理技術(shù)（包括RadOx? RTP、Radiance? RTP和DPN,，這些技術(shù)用于微調(diào)晶體管特性以獲得最佳性能）,。

Achutharaman博士補(bǔ)充道：“Draco硬掩模和Black Diamond低k介電材料已被全球多個(gè)領(lǐng)先DRAM客戶(hù)采用，第一批HKMG DRAM現(xiàn)已問(wèn)市,。隨著這些DRAM解決方案成為主流,，應(yīng)用材料公司預(yù)計(jì)未來(lái)幾年的營(yíng)收將增長(zhǎng)數(shù)十億美元?！?br/>

關(guān)于這些技術(shù)增長(zhǎng)前景的更多信息已在美國(guó)時(shí)間5月5日舉行的應(yīng)用材料公司2021年存儲(chǔ)大師課上提供,。