隨著摩爾定律的放緩,，2D和3D封裝技術(shù)被認(rèn)為是下一個半導(dǎo)體產(chǎn)業(yè)成長所需的關(guān)鍵技術(shù),，各半導(dǎo)體廠商都在致力于研究,。在PC領(lǐng)域,，AMD早期采用被稱為“chiplet”的2D封裝技術(shù)，以應(yīng)付對手英特爾的競爭力,，其重要性毋庸置疑,。

6月27日臺灣媒體報道稱,，臺積電（TSMC）將3D IC研發(fā)中心設(shè)在日本,，以此來拉開與三星代工,、英特爾等在先進(jìn)工藝節(jié)點(diǎn)上的差距。

隨著摩爾定律放緩,，3D IC設(shè)計備受關(guān)注

TSMC是世界上最大的代工生產(chǎn)半導(dǎo)體制造商,，接受AMD、Apple,、NVIDIA,、Qualcomm等無晶圓廠（Fabless）半導(dǎo)體制造商的芯片代工生產(chǎn)。AMD的Ryzen,、蘋果的A／M系列,、NVIDIA的H100等先進(jìn)芯片均由TSMC制造。

在此之前,，臺積電的研發(fā)和生產(chǎn)總部都在中國臺灣，但近年來該公司一直在加快將此類設(shè)施轉(zhuǎn)移到海外,。譬如,，在建的美國亞利桑那州的新晶圓廠,，計劃2024年開始生產(chǎn)。日本去年也宣布,，TSMC設(shè)立新工廠的消息,，計劃生產(chǎn)時間也是于2024年開始。

此次TSMC在日本設(shè)立的3D IC研究中心旨在為半導(dǎo)體制造的后端封裝工序服務(wù),。

這幾年,，摩爾定律已經(jīng)持續(xù)放緩，很難像以前那樣在兩年內(nèi)將晶體管數(shù)量翻一番,。因此,，提高性能的唯一方法是增加芯片的裸片尺寸，但結(jié)果會導(dǎo)致制造成本的上升,。

在這種情況下,，使用2D、3D封裝技術(shù)有望解決該問題,，如,，AMD在使用“chiplet”的2D封裝技術(shù)。三星電子推出的3D封裝“X－Cube 技術(shù)”,。臺積電正在研發(fā)的“CoWoS”2D封裝技術(shù),，以及正在使用的“InFO”，且未來計劃推出3D封裝“SoIC技術(shù)”,。

3D IC熱潮下,，芯片的設(shè)計仿真是個難點(diǎn)

由于未來摩爾定律不太可能重回常規(guī)步伐，因此半導(dǎo)體制造商面臨著巨大的壓力,，這些制造商不僅要保證信號完整性和追求低功耗的同時,，還要求以更小的封裝尺寸加快創(chuàng)新芯片設(shè)計的上市速度。雖然3D IC有望滿足所有這些需求,，但與此同時,，它們也帶來了新的設(shè)計復(fù)雜性，對傳統(tǒng)EDA工具和工藝提出了挑戰(zhàn),。

3D IC通過堆疊裸片并使之互聯(lián)以使其作為單個器件運(yùn)行來制造,，這樣做帶來的新風(fēng)險是由更高密度引起的熱積聚。因?yàn)樗鼈儽鹊湫偷钠舷到y(tǒng)（SoC）大得多,，具有更長的互連,，所以需要對它們進(jìn)行嚴(yán)格的測試，以發(fā)現(xiàn)有故障的集成點(diǎn)以及系統(tǒng)級故障,。

然而,，大多數(shù)半導(dǎo)體研發(fā)團(tuán)隊(duì)根本不具備管理3D IC分析和設(shè)計驗(yàn)證這一艱巨工作的能力。傳統(tǒng)的SoC仿真方法讓他們不堪重負(fù)，這種方法依賴于一系列循序漸進(jìn)的過程,，其中單一物理仿真工具被逐一應(yīng)用,。當(dāng)工程師將這些不同的工具和這一系列過程應(yīng)用于復(fù)雜的3D IC設(shè)計時，他們會遺漏系統(tǒng)級交互,、連接點(diǎn),、綜合熱效應(yīng)和其他考慮因素，從而導(dǎo)致嚴(yán)重錯誤,。

隨著3D IC在高級半導(dǎo)體應(yīng)用中變得越來越普遍,，工程團(tuán)隊(duì)需要一種同樣創(chuàng)新的新分析方法。他們需要一個單一,、開放和成熟的平臺,，在整個產(chǎn)品設(shè)計中進(jìn)行并行、多元的模擬和分析,。他們需要在組件和系統(tǒng)層面上快速,、同時考慮多種物理因素。

EDA市場迫切需要國內(nèi)企業(yè)的本土創(chuàng)新

而掌握這些新方法和前沿設(shè)計,、仿真EDA工具的企業(yè)幾乎被國際巨頭Synopsys,，Cadence，SIEMENS EDA,，Ansys等寡頭占據(jù),，與之相比的是，國內(nèi)EDA企業(yè)起步較晚,，要落后于競爭對手,。目前而言存在國內(nèi)EDA市場由國外公司主導(dǎo)。

作為IC和PCB背后的關(guān)鍵技術(shù),，設(shè)計和制造計算機(jī)芯片不可或缺,，國內(nèi)半導(dǎo)體設(shè)計企業(yè)必然離不開EDA工具，EDA市場也迫切需要一些國內(nèi)企業(yè)的自主創(chuàng)新,。近幾年,，隨著持續(xù)的中美貿(mào)易緊張局面，國內(nèi)自主創(chuàng)新熱潮不減,，對EDA領(lǐng)域的投資也在迅速增加,。

根據(jù)MarketWatch數(shù)據(jù)顯示，預(yù)計2020年至2025年間,，中國EDA工具市場將實(shí)現(xiàn)10．2％的復(fù)合年增長率,，到2027年，全球EDA市場預(yù)計將達(dá)到208．9億美元,。

國內(nèi)EDA領(lǐng)域最大的公司之一是芯華章X－Epic,。該公司由前新思科技副總經(jīng)理王禮賓于2020年3月創(chuàng)立,，據(jù)報道，該公司在由云暉資本領(lǐng)投的Pre－A輪融資中籌集了至少1億元,，此后又經(jīng)歷了多次融資,。

此外,，其它大型EDA公司包括上海合見工業(yè)軟件集團(tuán)有限公司和合肥的全芯智造技術(shù)有限公司,。兩家公司也屬于初創(chuàng)企業(yè)。合見工業(yè)軟件成立于2020年5月,，全芯智造成立于2020年9月,，均由Synopsys的前資深人士創(chuàng)立，Synopsys本身也投資于全芯智造,。

與國外寡頭相比,，國內(nèi)創(chuàng)新企業(yè)別無選擇，只能在風(fēng)險投資家的腰包和支持下迅速整合資源并開發(fā)本土工具,。由政府主導(dǎo)的集成電路大基金已經(jīng)參與了EDA初創(chuàng)企業(yè)的多輪融資,。

高性能FPGA原型驗(yàn)證系統(tǒng)樺捷（HuaPro－P1）使用演示。來源／芯華章

這種對國內(nèi) EDA的承諾肯定會得到回報,。2020年11月,，芯華章X－Epic展示了首批成功的本土EDA解決方案之一，稱為“EpicElf”,，一種FPGA驗(yàn)證工具,。2021年11月24日，芯華章發(fā)布了4款極具技術(shù)門檻的驗(yàn)證EDA產(chǎn)品,，以及統(tǒng)一底層構(gòu)架的智V驗(yàn)證平臺,，包括了數(shù)字仿真穹鼎GalaxSim、形式驗(yàn)證穹瀚GalaxFV,、智能驗(yàn)證穹景GalaxPSS以及原型驗(yàn)證樺捷HuaPro－P1,。

總結(jié)一點(diǎn)：3D IC設(shè)計是摩爾定律放緩之后的下一個風(fēng)口，如何解決其芯片設(shè)計,、仿真及系統(tǒng)驗(yàn)證等問題應(yīng)是當(dāng)務(wù)之急,。