《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 其他 > 設(shè)計應(yīng)用 > ZYNQ在SoC IP驗證方案的設(shè)計與實現(xiàn)
ZYNQ在SoC IP驗證方案的設(shè)計與實現(xiàn)
2022年電子技術(shù)應(yīng)用第10期
陶青平,，尚國慶,，朱 清
中國電子科技集團公司第五十八研究所，江蘇 無錫214035
摘要： 隨著SoC芯片設(shè)計的流行,，各種各樣的IP設(shè)計需求也日益增加,，如何快速而又正確地驗證這些IP功能的正確性考驗著IC設(shè)計工程師和驗證工程師們。針對這些需求,，提出一種基于ZYNQ的SoC IP驗證方案設(shè)計與實現(xiàn),。從傳統(tǒng)的一些驗證手段出發(fā)，列出在驗證方面所遇到的問題,，分別闡述了驗證方案的總體框架,，ZYNQ平臺的硬件資源、軟件優(yōu)勢,，以及如何對所要驗證的IP進行封裝,，集成到ZYNQ系統(tǒng)中，并利用SDK編寫軟件代碼對所測試的IP進行測試,，最后通過rdc IP的驗證實例來說明此方案的可行性與優(yōu)越性,。
關(guān)鍵詞： SOC Zynq RDC IP驗證
中圖分類號： TP391
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.212423
中文引用格式： 陶青平，尚國慶,，朱清. ZYNQ在SoC IP驗證方案的設(shè)計與實現(xiàn)[J].電子技術(shù)應(yīng)用,，2022，48(10)：83-86.
英文引用格式： Tao Qingping,，Shang Guoqing,，Zhu Qing. Design and implementation for SoC IP unit test based on ZYNQ[J]. Application of Electronic Technique，2022,，48(10)：83-86.
Design and implementation for SoC IP unit test based on ZYNQ
Tao Qingping,，Shang Guoqing,，Zhu Qing
China Electronics Technology Group Corporation No.58 Research Institute,，Wuxi 214035,，China
Abstract： With the populrity of SoC chip design,the demand for various IP designs is also increasing. How to quickly and correctly verify the correctness of these IP functions tests IC design engineers and verification engineers.To meet these requirements,this paper proposes a deign and implementation of SoC IP unit test based on ZYNQ. Staring from some traditional verification methods,the paper lists the problems encountered in the verification scheme，and describes the overall framework of the scheme,，hardware resources and software advantages of ZYNQ,，and how to package the IP to be verified and interated into ZYNQ system，respectively,，and writes software code to test IP using SDK. Finally,an example of rdc IP is given to illustrate the feasibillty and superiorty of this scheme.
Key words : SoC,；ZYNQ；rdc,；IP test

0 引言

    SoC是一種集成化芯片,，相比于傳統(tǒng)的芯片，SoC芯片有著很多的優(yōu)勢,，它擁有可靠性高,、體積小、功耗低,、集成度高等特點[1]?，F(xiàn)在很多智能設(shè)備中都有它的身影，如手機處理器芯片華為的麒麟9000,、高通的驍龍888等,，甚至一些定制化特殊需求的芯片也都采用SoC技術(shù)。SoC的硬件通?；贗P模式設(shè)計[2],，所以SoC的流行同時也催生了各種各樣的IP設(shè)計，尤其帶有標準總線協(xié)議的IP,，可方便地嵌入到SoC芯片中,。在SoC設(shè)計中，片上總線的概念[3]相當重要,，目前比較常見的幾種總線有：AXI總線[4-5],，目前應(yīng)用最廣泛的、高性能的片上總線,；AHB總線,，目前應(yīng)用最為廣泛的高性能低功耗總線，ARM的Cortex-M系列大多采用這種總線,；APB總線,，主要應(yīng)用于低帶寬周邊外設(shè)之間，如UART,、SPI等,。

    眾所周知，既然SoC的設(shè)計離不開IP的支持，在這些IP在未集成到SoC之前,，需要對其進行驗證仿真,。尤其那些帶有總線接口的IP，驗證者除了要了解這個IP的功能,，還必須對各種總線協(xié)議比較熟悉,，這無疑增加了驗證的困難。傳統(tǒng)的方案是MCU+FPGA實現(xiàn)方案,，或者類似FPGA原型驗證的架構(gòu)[6],。不僅要求在設(shè)計硬件上有很高的要求，如MCU與FPGA之間的通信,，尤其是并行通信方式[7],，而且有可能會要求驗證者將一些總線協(xié)議進行轉(zhuǎn)換，如XINTF轉(zhuǎn)成APB總線協(xié)議,、EMIF接口轉(zhuǎn)成APB總線協(xié)議等,，這就對驗證者的技術(shù)提出了更高的要求。原型驗證架構(gòu)方式還需要搭載一個核的實現(xiàn),，不夠便捷,。通過上述分析，發(fā)現(xiàn)一般傳統(tǒng)的方案對硬件和軟件的設(shè)計能力要求都比較高,，而且任何一方有問題的話,，調(diào)試起來也比較費時費力，甚至有可能導(dǎo)致硬件重做,，耽誤項目進度,。




本文詳細內(nèi)容請下載：http://forexkbc.com/resource/share/2000004964。




作者信息：

陶青平,，尚國慶,，朱  清

(中國電子科技集團公司第五十八研究所，江蘇 無錫214035)




wd.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng),，未經(jīng)授權(quán)禁止轉(zhuǎn)載,。